单片机的引脚原理图及说明.docx
《单片机的引脚原理图及说明.docx》由会员分享，可在线阅读，更多相关《单片机的引脚原理图及说明.docx（12页珍藏版）》请在冰豆网上搜索。
单片机的引脚原理图及说明
一、P0端口的构造及工作原理
P0端口8位中的一位构造图见下列图：
由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非
门、一个与门及场效应管驱动电路构成。
再看图的右侧，标号为引脚
的图标，也就是说引脚能够是到的任何一位，即在P0口有8个与上
图相同的电路构成。
下边，我们先就构成P0口的每个单元部份跟大家介绍一下：
先看输入缓冲器：
在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端能够是高电平、低电平，同时还有一种就是高阻状态（或称为严禁状态），大家看上图，上边一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出
端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。
下边一个是读引脚的缓冲器，要读取引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。
D锁存器：
构成一个锁存器，往常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器能够保留一位的二进制数（即拥有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。
大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。
关于D触发器来讲，当D输入端有一个输入信号，假如这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是没法传输到输出端Q及反向输出端Q非的。
假如时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。
数据
传递过来后，当CP时序控制端的时序信号消逝了，这时，输出端还会保持着上一次输入端D的数据（即把上一次的数据锁存起来了）。
假以下一个时序控制脉冲信号来了，这时D端的数据才再次传递到Q端，进而改变Q端的状态。
多路开关：
在51单片机中，当内部的储存器够用（也就是不需要外扩展储存器时，这里讲的储存器包含数据储存器及程序储存器）时，
P0口能够作为通用的输入输出端口（即I/O）使用，关于8031（内部
没有ROM）的单片机或许编写的程序超出了单片机内部的储存器容
量，需要外扩储存器时，P0口就作为‘地点/数据’总线使用。
那么
这个多路选择开关就是用于选择是做为一般I/O口使用仍是作为‘数
据/地点’总线使用的选择开关了。
大家看上图，当多路开关与下边接通时，P0口是作为一般的I/O口使用的，当多路开关是与上边接通
时，P0口是作为‘地点/数据’总线使用的。
输出驱动部份：
从上图中我们已看出，P0口的输出是由两个MOS管构成的推拉式构造，也就是说，这两个MOS管一次只好导通一个，
当V1导通时，V2就截止，当V2导通时，V1截止。
与门、与非门：
这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不理解的同学请回到第四节去看看。
前面我们已将P0口的各单元零件进行了一个详尽的解说，下边我们就来研究一下P0口做为I/O口及地点/数据总线使用时的详细工作过程。
1、作为I/O端口使用时的工作原理
P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看
上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是
相接的，我们知道与门的逻辑特色是“全1出1，有0出0”那么控
制信号是0的话，这时与门输出的也是一个0（低电平），与让的输
出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，
多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。
P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：
当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端。
前面我们已讲了，当多路开关的控制信号为低电平
0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0
是漏极开路输出，近似于OC门，当驱动上接电流负载时，需要外接
上拉电阻。
下列图就是由内部数据总线向P0口输出数据的流程图（红色箭头）。
？
P0
口用作I/O口线，其由引脚向内部数据总线输入（即输入状态Input）
的工作过程：
数据输入时（读P0口）有两种状况
1、读引脚
读芯片引脚上的数据，读引脚数时，读引脚缓冲器翻开（即三态缓冲
器的控制端要有效），经过内部数据总线输入，请看下列图（红色简头）。
2、
读锁存器
经过翻开读锁存器三态缓冲器读取锁存器输出端Q的状态，请看下
图（红色箭头）：
在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。
比如，当从内部总线输出低电平后，锁存器Q＝0，Q非＝1，场效应管T2开通，端口线呈低电平状态。
此时不论端口线上外接的
信号是低电乎仍是高电平，从引脚读入单片机的信号都是低电平，因此不可以正确地读入端口引脚上的信号。
又如，当从内部总线输出高电平后，锁存器Q＝1，Q非＝0，场效应管T2截止。
如外接引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不一样。
为此，8031单片机在对端口P0一P3的输入操作上，有以下商定：
为此，8051单片机在对端口P0一P3的输入操作上，有以下商定：
凡属于
读-改正-写方式的指令，从锁存器读入信号，其余指令则从端口引脚线上读入信号。
读-改正-写指令的特色是，从端口输入（读）信号，在单片机内加以运算（改正）后，再输出（写）到该端口上。
下边是几条读--改正-写指令的例子。
这样安排的原由在于读-
改正-写指令需要获得端口原输出的状态，改正后再输出，读锁存器而不是读引脚，能够防止因外面电路的原由此使原端口的状态被读
错。
P0端口是
8031
单片机的总线口，分时出现数据
D7一
D0、低
8位地
址A7一
AO，以及三态，用来接口储存器、外面电路与外面设施。
P0
端口是使用最宽泛的
I／O端口。
2、作为地点/数据复用口使用时的工作原理
在接见外面储存器时P0口作为地点/数据复用口使用。
这时多路开关‘控制’信号为‘1’，‘与门’解锁，‘与门’输出信号电平由“地点/数据”线信号决定；多路开关与反相器的输出端相连，地点信号经“地点/数据”线→反相器→V2场效应管栅极→V2漏极输出。
比如：
控制信号为1，地点信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地点信号为低电平。
请看下列图（兰色字体为电平）：
反之，控制信号为“1”、地点信号为“1”，“与门”输出为高电平，V1管导通；反相器输出低电平，V2管截止，输出引脚的地点信号为高电平。
请看下列图（兰色字体为电平）：
可见，在输出“地点/数据”信息时，V1、V2管是交替导通的，负载
能力很强，能够直接与外设储存器相连，不必增添总线驱动器。
P0口又作为数据总线使用。
在接见外面程序储存器时，P0口输出低
8位地点信息后，将变成数据总线，以便读指令码（输入）。
在取指令时期，“控制”信号为“0”，V1管截止，多路开关也随着转向锁存器反相输出端Q非；CPU自动将0FFH（，即向D锁存器写入一个高电平‘1’）写入P0口锁存器，使V2管截止，在读引脚信号控制下，经过读引脚三态门电路将指令码读到内部总线。
请看下列图
假如该指令是输出数据，如MOVX@DPTR，A（将累加器的内容经过P0口数据总线传递到外面RAM中），则多路开关“控制”信号为‘1’，
“与门”解锁，与输出地点信号的工作流程近似，数据据由“地点/
数据”线→反相器→V2场效应管栅极→V2漏极输出。
假如该指令是输入数据（读外面数据储存器或程序储存器），如
MOVXA，@DPTR（将外面RAM某一储存单元内容经过P0口数据总
线输入到累加器A中），则输入的数据仍经过读引脚三态缓冲器到内部总线，其过程近似于上图中的读取指令码流程图。
经过以上的剖析能够看出，当P0作为地点/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，损坏了P0口本来的状态。
所以，不可以再作为通用的I/O端口。
大家此后在系统
设计时务必注意，即程序中不可以再含有以P0口作为操作数（包含源
操作数和目的操作数）的指令。
二、P1端口的构造及工作原理
P1口的构造最简单，用途也单调，仅作为数据输入/输出端口使用。
输出的信息有锁存，输入有读引脚和读锁存器之分。
P1端口的一位
构造见下列图.
由图可见，P1端口与P0端口的主要差异在于，P1端口用内部上拉电
阻R取代了P0端口的场效应管T1，而且输出的信息仅来自内部总线。
由内部总线输出的数据经锁存器反相和场效应管反相后，锁存在端口
线上，所以，P1端口是拥有输出锁存的静态口。
由上图可见，要正确地从引脚上读入外面信息，一定先使场效应管关断，以便由外面输入的信息确立引脚的状态。
为此，在作引脚读入前，一定先对该端口写入l。
拥有这类操作特色的输入/输出端口，称为准双向I/O口。
8051单片机的P1、P2、P3都是准双向口。
P0端口因为
输出有三态功能，输入前，端口线已处于高阻态，无需先写入l后再作读操作。
P1口的构造相对简单，前面我们已详尽的剖析了P0口，只需大家仔细的剖析了P0口的工作原理，P1口我想大家都有能力去剖析，这里我就不多阐述了。
单片机复位后，各个端口已自动地被写入了1，此时，可直接作输入
操作。
假如在应用端口的过程中，已向P1一P3端口线输出过0，则
再要输入时，一定先写1后再读引脚，才能获得正确的信息。
别的，
随输入指令的不一样，H端口也有读锁存器与读引脚之分。
三、P2端口的构造及工作原理:
P2端口的一位构造见下列图：
由图可见，P2端口在片内既有上拉电阻，又有切换开关MUX，所以P2端口在功能上兼有P0端口和P1端口的特色。
这主要表此刻输出功能上，当切换开关向下接通时，从内部总线输出的一位数据经反相器和场效应管反相后，输出在端口引脚线上；当多路开关向上时，输出的一位地点信号也经反相器和场效应管反相后，输出在端口引脚线上。
关于8031单片机一定外接程序储存器才能构成应用电路（或许我们的应用电路扩展了外面储存器），而P2端口就是用来周期性地输出从外存中取指令的地点（高8位地点），所以，P2端口的多路开关老是在进行切换，分时地输出从内部总线来的数据和从地点信号线上来的地点。
所以P2端口是动向的I/O端口。
输出数据虽被锁存，但不是稳固地出此刻端口线上。
其实，这里输出的数据常常也是一种地点，只可是是外面RAM的高8位地点。
在输入功能方面，P2端口与P0和H端口相同，有读引脚和读锁存器之分，而且P2端口也是准双向口。
可见，P2端口的主要特色包含：
①不可以输出静态的数据；
②自己输出外面程序储存器的高8位地点；
②履行MOVX指令时，还输出外面RAM的高位地点，故称P2端口为
动向地点端口。
即然P2口能够作为I/O口使用，也能够作为地点总线使用，下边我
们就不剖析下它的两种工作状态。
1、作为I/O端口使用时的工作过程
当没有外面程序储存器或固然有外面数据储存器，但简单不大于
256B，即不需要高8位地点时（在这类状况下，不可以经过数据地点存放器DPTR读写外面数据储存器），P2口能够I/O口使用。
这时，“控制”信号为“0”，多路开关转向锁存器同相输出端Q，输出信号经内部总线→锁存器同相输出端Q→反相器→V2管栅极→V2管9漏极输出。
因为V2漏极带有上拉电阻，能够供给必定的上拉电流，负载能力约
为8个TTL与非门；作为输出口前，相同需要向锁存器写入“1”，使反相器输出低电平，V2管截止，即引脚悬空时为高电平，防备引脚被钳位在低电平。
读引脚有效后，输入信息经读引脚三态门电路到内部数据总线。
2、作为地点总线使用时的工作过程
P2口作为地点总线时，“控制”信号为‘1’，多路开关车向地点线（即向上接通），地点信息经反相器→V2管栅极→漏极输出。
因为P2口
输出高8位地点，与P0口不一样，不必分时使用，所以P2口上的地点信息（程序储存器上的A15~A8）功数据地点存放器高8位DPH保留时间长，不必锁存。
？
四、P3端口的构造及工作原理
P3口是一个多功能口，它除了能够作为I/O口外，还拥有第二功能，
P3端口的一位构造见下列图。
由上图可见，P3端口和Pl端口的构造相像，差异仅在于P3端口的各
端口线有两种功能选择。
当处于第一功能时，第二输出功能线为1，
此时，内部总线信号经锁存器和场效应管输入/输出，其作用与P1端
口作用相同，也是静态准双向I/O端口。
当处于第二功能时，锁存器
输出1，经过第二输出功能线输出特定的内含信号，在输入方面，即
能够经过缓冲器读入引脚信号，还能够经过代替输入功能读入片内的
特定第二功能信号。
因为输出信号锁存而且有两重功能，故P3端口
为静态双功能端口。
P3口的特别功能（即第二功能）：
使P3端品各线处于第二功能的条件是:
1、串行I/O处于运转状态（RXD,TXD）;
2、翻开了处部中止（INT0,INT1）;
3、准时器/计数器处于外面计数状态（T0,T1）
4、履行读写外面RAM的指令（RD,WR）
在应用中,如不设定P3端口各位的第二功能（WR,RD信叼的产生不用设置）,则P3端口线自动处于第一功能状态，也就是静态I／O端口的工作状态。
在更多的场合是依据应用的需要，把几条端口线设置为第
二功能，而此外几条端口线处于第一功能运转状态。
在这类状况下，
不宜对P3端口作字节操作，需采纳位操作的形式。
端口的负载能力和输入／输出操作:
P0端口能驱动8个LSTTL负载。
如需增添负载能力，可在P0总线上
增添总线驱动器。
P1，P2，P3端口各能驱动4个LSTTL负载。
前已述及，因为P0-P3端口已映照成特别功能存放器中的P0一P3端
口存放器，所以对这些端口存放器的读／写就实现了信息从相应端口
的输入／输出。
比如：
MOVA，P1；把Pl端口线上的信息输入到A
MoVP1，A；把A的内容由P1端口输出
MOVP3，#0FFH；使P3端口线各地点l
在这节课我们已将51单片机的4个8位的并行口跟大家一同来剖析
了一下，在后边的章节中我们将还会与外设一同来与大家学习。
升级会员 