我的论文Doc1.docx
《我的论文Doc1.docx》由会员分享，可在线阅读，更多相关《我的论文Doc1.docx（19页珍藏版）》请在冰豆网上搜索。
我的论文Doc1
第一章绪论
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
（此处）
1.1EDA技术发展概况
电子设计自动化（EDA，Electronic
DesignAutomation）是指利用计算机完成电子
系统的设计。
EDA技术是以计算机和微电子技术为先导，汇集了计算机图形学、拓扑、
逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术“1。
EDA技术以计算机为工具，代替^完成数字系统的逻辑综合、布局布线和设计仿真
等工作。
设计人员只需要完成对系统功能的描述，就可以由计算机软件进行处理，得到
设计结果，而且修改设计如同修改软件一样方便，可以极大地提高设计效率。
根据电子
设计技术的发展特征，EDA技术发展大致分为三个阶段“1：
1．1．10AD阶段（20世纪60年代中期—-20世纪80年代初期）
第一阶段的特点是一些单独的工具软件，主要有PCB（PrintedCircuitBoard）粕
线设计、电路模拟、逻辑模拟及版图的绘制等，通过计算机的使用，从而将设计人员从
大量烦琐重复的计算和绘图工作中解脱出来。
例如，目前常用的Protel早期版本Tango，
以及用于电路模拟的SPICE软件和后来产品化的Ic版图编辑与设计规则检查系统等软
件，都是这个阶段的产品。
这个时期的EDA—般称为CAD（ComputerAidedDeMgn）。
1．12
CAE阶段（20世纪80年代初期—20世纪90年代初期）
这个阶段在集成电路与电子设计方法学以及设计工具集成化方面取得了许多成果，
各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以
北京工业大学工学硕士学位论义
及各种单元库己齐全。
由于采用了统—数据管理技术，因而能够将各个工具集成为一个
CAE（Computer
AidedEngineering）系统。
按照设计方法学制定的设计流程，可以实现
从设计输入到版图输出的全程设计自动化。
这个阶段主要采用基于单元库的半定制设计
方法，采用门阵列和标准单元设计的各种ASIC得到了极大的发展，将集成电路工业推入
了ASIC时代。
多数系统中集成了PCB自动布局布线软件以及热特性、噪声、可靠『生等分
析软件，进而可以实现电子系统设计自动化。
113EDA阶段（20世纪90年代以来）
20世纪90年代以来，微电子技术以惊人的速度发展，其工艺水平达到了深亚微米
级，在一个芯片上可集成数百万乃至上千万只晶体管，工作速度可达到GHz，这为制造
出规模更大，速度更快和信息容量很大的芯片系统提供了条件，但同时也对EDA系统提
出了更高的要求，并促进了EDA技术的发展。
此阶段主要出现了以高级语言描述、系统
仿真和综合技术为特征的第三代EDA技术，不仅极大地提高了系统的设计效率，而且使
设计人员摆脱了大量的辅助性及基础性工作，将精力集中于御造性的方案与概念的构思
上，下面简单介绍这个阶段EDA技术的主要特征：
（1）高层综合（HLS，High
Level
Synthesis）的理论与方法取得较大进展，将EDA
设计层次由RT级提高到了系统级（又_酌亍为级），并划分为逻辑综合和测试综合。
逻辑
综合就是对不同层次和不同形式的设计描述进行转换，通过综合算法，以具体的工艺背
景实现高层目标所规定的优化设计，通过设计综合工具，可将电子系统的高层行为描述
转换到低层硬件描述和确定的物理实现，使设计人员无须直接面对低层电路，不必了解
具体的逻辑器件，从而把精力集中到系统行为建摸和算法设计上。
测试综合是以设计结
果的性能为目标的综合方法，阻电路的时序、功耗、电磁辐射和负载能力等性能指标为
综合对象。
（2）采用硬件描述语言HDL（HardwareDescriptionLanguage）来描述10万门以
上的设计，并形成了ⅧDL（VeryHighSpeedIntegrated
Circuit
HI）L）和VeriIog皿L
两种标准硬件描述语言。
它们均支持不同层次的描述，使得复杂Ic的描述规范化，便于
传递、交流、保存与修改，也便于重复使用。
’副门多应用于FPGA／CPLD／EPLD的设计中。
（3）可测性综合设计。
随着ASIC的规模与复杂性的增加，测试难度与费用急剧上
第1荦绪论
升，由此产生了将可测性电路结构制作在ASIC芯片上的想法，于是开发了扫描插入、BLST
（内建自测试）、边界扫描等可测性设计（DFr）工具，并已集成到EDA系统中a
（4）为带有嵌入IP模块的ASIC设计提供软硬件协同系统设计工具。
协同验证弥补
了硬件设计和软件设计流程之间的空隙，保证了软硬件之间的同步协调工作。
（5）建立并行设计工程CE（ConcurrentEngineering）框架结构的集魄化设计环
境，以适应当今ASIC的如下一些特点：
数字与模拟电路并存，硬件与软件设计并存，产
品上市速度要快。
在这种集成化设计环境中，使用统一的数据管理系统与完善的通讯管
理系统，由若干相关的设计小组共享数据库和知识库，并行地进行设计，而且在各种平
台之间可以平滑过度。
1.2数模转换器的发展概况。
。
。
。
。
。
。
。
。
。
。
。
。
1.3本课题研究的目的及意义
第二章数模转换器的基本原理和常见结构
本章首先系统的讨论了D／A转换器的基本工作原理，给出了D／A转换器的主
要参数，简要介绍了影响D／A转换器性能参数的主要因素：
在此基础上介绍了D／A
转换器的分类，最后对比各类D／A转换器的特点，给出了高速D／A转换器的选择
依据。
2．1数模转换器的基本工作原理
数模转换器的功能就是把数字量转换成模拟量，通常这种转换是线性。
或者
也可以这么说，D／A转换器相当于一种译码电路，它将数字输入转换为模拟输出。
对于线性模数转换器：
vo-VRD（2-1）
其中，D是数字输入，VR是模拟参考输入，v0是模拟输出。
这里模拟输出可
以是电压，也可以是电流。
若用二进制表示时，D是：
D=a12。
1+a22。
+．．…。
an2巾=∑％2叫
（2—2）
式中an为l或0，由数字对应位的逻辑电平来决定：
N是数字输入D的位数。
由此，（2．1）式又可以写为
jL
Vo=吆∑％21（2—3）
l
以上表明，输出模拟量与输入数字量成正比。
输出模拟量是由一系N-进制
分量叠加而成的。
对于单位数字量的变化，模拟输出是按等幅度的阶跃量变化的。
图2．1是一般D／A转换器的原理结构图：
图2-1D／A转换器的原理图
如图2．1所示，D／A转换器一般由数字输入、基准电压源、模拟开关、电阻或
电容网络、加法电路、运算放大器、模拟输出等组成。
在实际应用中，根据集成
基于Vcrilog-AMS的高速DAC高层次模型研究
度的不同，不同的D／A转换器中可能不完全包括其中的每一部分。
下面以并行电阻网络集成D／A转换器为例，简要说明D／A转换器的转换原理，
图2．2示出了这种转换器的原理图。
电子开关网络
：
L———一。
————√
数字信号输入
图2-2并行电阻型D／A转换器原理图
图2．2中基准电压Vr被电阻分成2N层，每一层分别与一个对应的模拟电子开
关K相连，开关的状态将由数字控制电路的输入信号控制。
图中的数字控制电路
实际上是一个数字译码器，它将N位数字输入信号译为2N个数码。
对应于不同数
字量的数字信号，就有相应的模拟电压经过开关网络输入集成运放A进行求和运
算，然后获得模拟电压输出vo，数模转换器就将数字输入量转变为了模拟输出电
压量。
若图中模拟参考量为电流k，则是基准电流被分成2N层，求和电路完成的
是数字量相应位权电流相加，输出为电流Io，数模转换器就实现了把数字输入量转
变为模拟输出的电流量的功能，若想把输出电流转变为电压，则再加一级电流变
电压的电路即可。
总之，数模转换器的基本工作原理是基于权的控制，即权电压
或权电流相加。
2．2D／A转换器的主要参数
理想的线性D／A转换器，其输入输出电路是相互隔离的，而且不接地。
它的
噪声为零，并且对应于一个确定的数字输入，有一个确定的输出电流（或电压）。
当数字输入发生单位码变化时，模拟输出的变化是等间距的。
电流输出型D／A转
换器，其输出阻抗应为无穷大；电压输出型D／A转换器的输出阻抗应为无穷小。
当输入发生变化时，模拟输出变化速率是无穷大。
此外，转换器的转换特性应不
随时间、温度、电源电压等改变而改变。
所有误差应为零。
第二章数模转换器的基本原理和常见结构2
实际的D／A转换器与理想D／A转换器有偏差，因此，需要通过一些参数的测
量来衡量它们性能的优劣。
所有参数基本上可分为静态参数、动态参数两大类。
下面将从这两个方面对D／A转换器的主要性能参数进行简单介绍。
2．2．1静态参数
精度
精度是转换器实际转换特性曲线与理想转换特性曲线之间最大的偏差。
其单
位通常用满量程范围FS的百分数（％FS）或LSB表示。
所谓理想转换特性曲线，
对于D／A转换器来说，就是连接理想转换器输出最正、负两点的直线。
精度分为
相对精度和绝对精度。
在零点和满量程值校正后测得的精度为相对精度，否则为
绝对精度。
一般参数中给出的是相对精度，绝对精度由于受温度和时间的影响较
大，很难给出确定的值。
分辨率
D／A转换器的分辨率有不同的定义方法。
一种定义是D／A转换器模拟输出可
能被分立的数目，例如，一个二进制D／A转换器，其输入位数是n，则其理论分
辨率应为2n；另外一种把D／A转换器输出能被分离的最大数目的倒数定义为分辨
率。
分辨率可以用能处理数码的位数来表示，也可以用它的总数码数或是LSB相
对于满度值的百分比来表示即（1／2n％）。
由于噪声、温度、时漂等的影响，转换器的分辨率有时要小于理论值。
例如
12位转换器的分辨率在某一温度范围内的实际分辨率也许只有10位。
D／A转换器
。
的实际分辨率受其相对精度的限制，但反过来分辨率并不限制精度。
分辨率也能
反应动态特性，转换器的动态范围要求越严格，对分辨率的要求就越高。
误差参数
D／A转换器在静态时主要有四种误差，即失调误差、增益误差、积分非线性
误差和微分非线性误差。
a．失调误差
它是指数字输入为零时，模拟输出与零的偏差。
它可以用LSB为进行描述，
也可以用此误差值相对于满刻度输出的百分比来描述。
例如，图2—3中，失调误差
是2LSB，是满量程的0．286。
D／A转换器的初始失调是可以被调节为零的，但是
随着温度的变化引起的失调是无法消除的。
墨基于Verilog—AMS的高速DAC高层次模型研究
出
图2-3失调误差
b．增益误差（满刻度误差）
转换器输入与输出之间关系的曲线的斜率称为转换器的增益。
其与理想值之
间的误差称为增益误差。
当转换器的失调误差调节为零时，它的增益误差就是满
度值误差。
它用LSB为单位进行描述，或用此偏差值与满刻度输出的比值的百分
数来表示。
输出
圈2．4增益误差
例如，如图2．4所示，当输入从110变为111时，其模拟输出与理论值之间的
偏差就是增益误差，其值为1．5LSB。
增益误差是可以调节的。
例如在D／A转换器
中，当输入参考存在误差时，转换器的满度值将发生偏差，即发生了增益误差。
这并非组件的不匹配而引起的，因此可以通过外接组件进行适当调节。
第二章数模转换器的基本原理和常见结构一9
c．微分线性误差
微分线性误差（也叫微分非线性，Diffm'胁tialNonlinearity，简写为DNL）是指两
个相邻模拟输出量跳变值与一个理想跳变值1LSB之间的差值，可表示为：
DNLk：
—I（k）-I—（k-1）一1（2-4）
1￡5曰
微分线性误差是数模转换器的重要参数之一，一般DNL要在±O．5LSB范围
内。
如果DNL大子1LSB，输出端就会出现非单调的情况，也就是随着输入的增
加，输出反而出现下降的非单调情况。
这是在实际中不希望看到的，是必须采取
措施防止发生的。
微分非线性显示的是数模转换器在数字输入发生变化时模拟输
出的均匀性。
如果相邻的数字输入发生变化，其对应的模拟输出变化为1LSB，那
么数模转换器的输出就是均匀的，性能就好；反之，如果它对应的模拟输出变化
不是1LSB，那么数模转换器的输出就不均匀。
d．积分线性误差
积分线性误差（也叫积分非线性，IntegralNonlinearity，简称INL）是指模拟输
出量与实际输出量的偏差值，可以用下式定义：
／NL,=怒一七
（2—5）
由式（2-5）可以看出，积分非线性反映的是微分非线性的累积情况，也是在数
字输入逐步跃迁的过程中，实际模拟输出与理想模拟输出曲线之间的偏差值。
例
如，从图2．5中可以看出，当数字输入由011跳变到100时，模拟输出的变化量是
1．3LSB，所以DNL=I．3LSB-1LSB=0．3LSB，而此时的实际模拟输出量与理想输出量
的差值为2．7LSB．3LSB=．0．3LSB，所以其INL=．0．3LSB。
图2-5非线性误差
2．2．2动态参数
a．建立时间
通常用建立时间来定量描述数模转换器的转换速率。
建立时间是指：
从输入
的数字量发生突变开始，直到输出的模拟量与稳定状态相差±O．5LSB范围内的这
段时间。
如图2-6所示。
因为数字输入量的变化越大，建立时间越长，所以一般给
基于Verilog-AMS的高速DAC高层次模型研究
出的是输入从全0跳变为全l或从全l跳变到全0时的建立时间。
JI
获
／～
‘It～
搿
…-．-…-?
n：
……=。
—L蝗
。
罗…了…j
：
一
～：
—弋
图2-6建立时间
建立时间是数模转换器的一个重要参数，特别是对于高速应用场合必须加以
考虑。
在电流舵型D／A转换器中，它和被改变的位电流及CMOS电流模拟开关的
响应时间有关，是由内部逻辑电路系统的切换时间和寄生的节点电容产生的电路
所决定的。
建立时间主要受MSB位建立时间所控制，与较低位相关的建立时间一
般忽略不计。
b．无杂散动态范围
D／A转换器的动态范围（DR）定义为最大输出和最小输出（定义为对应1LSB
时的输出值）的比。
如果考虑由数字输入通过D／A转换器重构波形的波谱，就会
发现，除了期望波谱外，转换器的输出中还有噪声和失真。
失真可用无杂散动态
范围来描述（Spurious
Free
DynamicRange，简称SFDR）。
无杂散动态范围的定义
为，在感兴趣的输出频带范围内，幅值最大的谐波峰值和基波幅值的比，其比值
通常用dB表示。
图2．7所示的SFDR值约为60dB。
第二章数模转换器的基本原理和常见结构11
j坼n
：
靠
1
2口
g
弋7
弋
15
主占l{
’
7弋
斗■
——●_口l口
ir：
’
灿山射“I上吐山土乙“㈨日札。
旧t耐‘山“l¨上J刖
J__
鄹职-7q霉
l叮
呵埔
P砰玎唧砸帆咿
fm胛‘尸聊
研ln
I
a．6I1．62
analoginputfrequency（H砷
26
l10I
图2-7无杂散动态范围
c．总谐波失真
总谐波失真即T0talHarmonicDistortion，简称THD。
它被定义为，基波幅值
与频域中的所有谐波幅值的均方根的比值。
用公式表示为：
脚_20lg业吐鱼安鱼==垒（2．6）
／'1FIN
其中，AF玳是输出信号基波均方根的值，Arm2至AHDN是输出信号频谱中2到N次
谐波均方根的值。
d．信噪比
信噪比即Signal．to—NoiseRatio，简称SNR。
其定义是：
在给定的输出和采样
频率下，满量程正弦模拟输出信号的基波幅度的均方根和除直流和各次谐波外的
所有频谱分量的均方根之和的比值。
0
‘
SNR=20·loglo（二芋昀（2．7）
^妇
其中，Asignal为正弦模拟输出均方根的值，Anoise包括热噪声、量化噪声等所有
噪声源之和的均方根，正弦波输出的均方根等于其峰峰值除以2√2。
量化误差是
指理想输出信号与正弦信号波形之间的差别，理想输出波形是具有阶梯型的传输
函数，两个波形之间的差函数类似于一个锯齿波，其幅值在．0．5LSB"--+0．5LSB范
围内。
则差函数的均方根的值等于其峰峰值除以√3，为怕／2LSB。
对于一个理想的D／A转换器而言，其SNR为：
舳=
'2Ⅳ·％=1．225．2Ⅳ（2-8）
o
西
加
钧
羽
伽
伽
∞
（岜P】apnl—ll斗Jl珏
里基于Verilog-AMS的高速DAC高层次模型研究
换算成相对比例为：
SNR=20·logJo（1．225#2Ⅳ）=6．02N+1．763（2—9）
上式给出了理想D／A转换器的理论信噪比值。
N为转换器的位数。
显然，N越大，
量化误差越小，转换越精确。
当转换电路输出满量程正弦波时，其信噪比的理论
值为（21：
f，
SNR=6．02N+1，763+10lg／吆（2．10）
，j斌勖曲
其中‰1。
为D／A转换器的采样频率，￡i耐是输出正弦波频率。
可以看出，
当采样频率大于奈奎斯特频率时，SNR随着采样频率的增大而增大，原因是随着
采样频率的增高，量化噪声及其它与带宽不相干的噪声功率被分布在带内。
因此，
“过采样"技术，可以有效地减小频率小于最高信号奈奎斯特频率的噪声的影响。
e．毛刺
由于D／A转换器的电流开关耐间不相等（数字输入位同步误差、开关导通时间
和关断时间不相等以及传输延迟时间不相等）造成的暂时的杂散输出，称为毛刺，
如图2．8所示。
由于开关时间的差异而产生的这种毛刺通常是单极性的，幅度很高，
不加基准电压时不会出现。
图2-8毛刺
毛刺的宽度取决于D／A转换器并行输入各位同步误差和开关时间的差异程
度，而其幅度则取决于D／A转换器数码变迁时引起开关切换的数目。
通常在主变
迁或半满度时，即数码从01．··ll到10…oo之间产生的毛刺最大，而在其它变迁（例
如O．25或0．75满度）情况下毛刺通常都比较小，这是因为在主变迁时D／A转换器
的所有位码都发生变化，产生的累积误差最大。
在高速DA转换器中要求毛刺越
小越好，这个参数将影响转换器动态工作时的精度。
2．3影响D／A转换器参数的因素
影响DA转换器参数的因素主要有电流源失配、时钟抖动、电流源的有限输
出阻抗和模拟CMOS开关产生的延迟、毛刺等。
这些影响因素对不同的参数有着
第二章数模转换器的基本原理和常见结构
13
不同的影响。
例如，电流源失配会增大积分非线性误差（玳L）和微分非线性误差
（DNL），并且会因为非线性传递函数而降低SNR和SFDR。
然而，这些因素对
D／A转换器的影响并不全都是坏的，有些情况下可以改善D／A转换器的性能。
例
如，模拟CMOS开关的有限切换速度可以抑制D／A转换器输出信号中的高频成分，
这将改善SFDR特性。
2．4D／A转换器的分类
根据加权网络等部分实现方法不同，常见的D／A转换器结构可以分为电流型、
电压型和电荷型等，下面将分别加以简单介绍【3】。
2．4．1电流定标型D／A转换器
曩．权电阻型D／A转换器
图2-9是权电阻型D／A转换器的结构框图图中包含n个并列支路，每个支路
由一个电阻和一个模拟电子开关串联而成，各个支路电阻的阻值按照二进制权系
数关系递增排列，其中的模拟开关分别由各位输入码控制，最高位数码控制阻值
最小的支路开关，依次下去，最低位数码控制阻值最大的支路开关。
当某位输入
数码为1时，它所控制的模拟开关接通参考电源，在运放反相端总线上，就出现
与该支路电阻阻值成反比的权电流分量；当某位输入数码为0时，它所控制的模
拟开关就关闭，在总线上就没有这一权电流分量。
这样，在输出端就按照式2．1
实现了输出为电流形式的D／A转换。
Rf
2a-IR
D1D2I）a
图2-9权电阻型D／A转换器
权电阻型D／A转换器是实现二进制D／A转换的一种最简单的电路结构。
其明
显缺点是当位数增多时，电阻的取值范围很大。
如8位D／A转换器，电阻最大比
值将达128：
1，这一比值在工艺生产上很难实现，并且该结构对电阻阻值的苛刻
要求也使该结构实现更加困难。
因此，这种结构的D／A转换器很少见，只有偶尔
在某些特殊应用中，以分立组件的形式出现。
b．R-2R梯形电阻网络D／A转换器
：
图2．10是R．2R梯形电阻网络D／A转换器的电路原理结构框图。
从图中n．n’
基于Verilog．AMS的高速DAC高层次模型研究
端口向右看入的阻值是R，从2．2’、1．1’向右看入的总阻值也是R，但是从a．a’
端口向右看入的总阻值是2R。
同理，从每个阻值为2R的电阻向右看入的电阻都
是2R。
因此，电流每流过一个2R支路就被衰减一半。
所以，电路从左到右，各
2R电阻中流过的电流比值为1：
2一：
2也：
……：
2时1。
也就是说，流经各2R电阻
的电流是二进制的权电流。
当输入数字信号为0时，开关K接到1的位置，当输
入数字信号为1时，开关接到2的位置，这样按照输入数字信号变化的权电流相
加，就实现了数字一模拟的转换。
Vb
图2-10R-2R梯形电阻网络D／A转换器
n位权电流发生电路需要n+1个阻值为2R和11个阻值为R的电阻。
随着分
辨率的提高，电阻个数增加，但阻值始终是R和2R，而且2R电阻可以用两个R
的串联实现。
因此，R．2R梯形电阻网络克服了权电阻网络阻值繁多的缺点。
无论
从改善电阻匹配精度，还是减小芯片面积来说，R一2R梯形电阻网络都比权电阻网
络更有利。
集成的并行D／A转换器中，多采用R-2R梯形电阻网络。
但是，R．2R
梯形电阻网络D／A转换器也有着自身的不足。
梯形电阻网络相当于传输线，从模
拟开关到梯形电阻网络建立稳定的输出，需要一定时间。
而且位数越多，建立时
间越长。
因此，在位数较多时将直接影响D／A转换器的转换速度。
另外，当有几
位数码同时发生变化时，由于各级信号传输到输出端所需时间不同，因而在输出
端可能产生瞬时尖峰。
c．电流舵型D／A转换器
电流舵型D／A转换器，又称电流源型D／A转换器，是用有源器件（一般是
MOS管）构成的电流源来提供加权电流。
与电阻型加权D／A转换器相比，电流舵
型D／A转换器速度非常快对开关的寄生参数不敏感。
电流源根据权系数不同，可
分为二进制加权型和一进制加权型（温度计型）。
二进制电流舵型D／A转换器的电
路原理框图如图2．11所示。
二进制型电流舵D／A转换器的工作原理与电阻加权型
基本类似，只是用加权的电流源来代替加权的电阻来提供权电流。
电流源提供加
第二章数模转换器的基本原理和常见结构
权电流可以通过两种方式来实现。
一种是改变电流源MOS的宽长比，如最低位宽
长比为W／L，高一位宽长比为2W／L，依次电流源MOS管的宽长比按指数2向上
增长；二是改变相同尺寸MOS管的个数，最低位用1个，高一位用2个，向上个
数按指数2增长。
后者的匹配性方面效果比前者好。
Rf
U
图2-11二进制电流型D／A转换器
一进制加权型D／A转换器【26】的电路原理框图：
一进制电流舵加权型（温度计
型）D／A转换器先将二进制编码的数字输入转变为一进制码（温度计码）
升级会员 