多功能数字钟的电路设计.docx
《多功能数字钟的电路设计.docx》由会员分享，可在线阅读，更多相关《多功能数字钟的电路设计.docx（10页珍藏版）》请在冰豆网上搜索。
多功能数字钟的电路设计
多功能数字钟的电路设计
目录：
1、设计题目
二、设计任务和要求
三、电路原理分析与程序设计
四、元器件
五、仿真图
六、心得体会
七、参考文献资料
八、实物图
1、题目：
多功能数字钟的电路设计
二、设计任务与要求
1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
选做：
1）闹钟功能，可按设定的时间闹时。
2）日历显示功能。
将时间的显示增加“年”、“月”、“日”。
三，电路原理分析与程序设计
1．数字钟的构成
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：
1）555秒脉冲发生电路与晶振秒脉冲发生电路的比较
555与RC组成的多谐振荡器，产生频率f=1kHz的方波信号，则可设计出相应的电路，其中RP可微调振荡器的输出频率f。
555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。
要产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。
但是相比二者的稳定性，晶振电路比555电路能够产生更加稳定的脉冲，所以最后决定采用晶振脉冲发生电路。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
2）分频器电路
时间标准信号的频率很高，要得到秒脉冲，需要分频电路。
分频器电路将32768Ｈz的高频方波信号经32768（
）次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
3）时间计数器电路
整个计数器电路由秒计数器、分计数器、时计数器串接而成。
秒计数器和分计数器各自由一个十进制计数器和一个六进制计数器串接组成，形成两个六十进制计数器。
时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。
这次的试验我取用了74390芯片，它的逻辑电路图如图：
引脚图：
4）译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
译码器由六片74LS48组成，74LS48驱动器是与8421BCD编码计数器配合用的7段译码驱动器。
一片74LS48驱动一只数码，74LS48是集电极开路输出，为了限制数码管的导通电流，在72LS48的输出与数码管的输入端之间均应串有限流电阻。
74LS48的引脚图为：
5）数码管
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。
用七段发光数码管来显示译码器输出的数字，发光数码管有两种：
共阳极或共阴极。
74LS48驱动器是高电平输出，采用共阴极数码管。
数码管的引脚如图：
6）校时电路
刚接通电源或走时不准时，都需要进行时间校准。
实现校时电路的方法有很多，采用基本R-S触发器构成单脉冲发生器是其中的一种，其中采用74LS00和74LS04芯片，它们的引脚如图：
总的电路如图：
校时电路
2，数字钟的工作原理：
1）秒脉冲晶体振荡器
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。
该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
从有关手册中，可查得C1、C2均为20pF。
当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为22MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。
例如，将３２７６８Ｈz的振荡信号分频为１ＨZ的分频倍数为３２７６８（２１５），即实现该分频功能的计数器相当于１５极２进制计数器。
常用的２进制计数器有７４LS74等。
本实验中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
ＣＤ４０６０计数为１４级２进制计数器，可以将３２７６８ＨZ的信号分频为２ＨZ。
CD4060秒脉冲振荡发生器
2）时间计数单元
时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为24进制计数器计数器，其输出为两位８４２１ＢＣＤ码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２１ＢＣＤ码。
一般采用10进制计数器74HC390来实现时间计数单元的计数功能。
为减少器件使用数量，可选７４ＨＣ３９０，其内部逻辑框图如图所示。
该器件为双２—５－１０异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
74HC390（1/2）内部逻辑框图
秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。
ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。
将１０进制计数器转换为６进制计数器的电路连接方法如图所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
10进制——6进制计数器转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。
利用１片７４ＨＣ３９０实现24进制计数功能的电路。
3）译码驱动及显示单元
计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用LED数码管作为显示单元电路。
4）校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：
首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
如图所示为校时电路，
校正电路
5）整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
根据要求，电路应在整点前1秒钟内开始整点报时，即当时间在59分59秒时，报时电路报时控制信号。
报时电路选74HC30，选蜂鸣器为电声器件。
四、元器件
5V电源，电路板1块，跳线若干，共阴数码管1个，100Ω电阻42个，3.3KΩ电阻2个，22MΩ电阻1个，20PF电容2个，0.01uF1个，32.768k时钟晶体1个，蜂鸣器1个，CD40601个，74LS741个，74LS301个，74LS486个，74LS3903个，74LS003个，74LS081个，74LS041个，开关2个。
五、仿真图
由于所用的仿真器所限制，有的元件并不能被利用，所以秒脉冲和校时信号都用了波形发生器代替了。
六、设计体会
通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。
但是最后做出来的并不是与仿真时一样的，这还需要自己去做出一些调整。
因为，再实际接线中有着各种各样的条件制约着。
而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。
此外，实际的元器件的引脚与仿真器中的是不同的。
所以，在设计时应考虑两者的差异，从中找出最适合的设计方法，尤其要注意在电路板上的布局。
通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。
在动手制作之前由于对一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法都不太熟悉，所以很容易会选错芯片或者出现一些错误。
如果在开始的时候有这方面的资料那就会有助于我们进一步的进入状况，完成设计。
七、参考文献
《数字电子技术基础》
《电工电子技术试验》
八、实物图
升级会员 