数字电子技术课程设计报告纸交通灯控制器模版模板.docx
《数字电子技术课程设计报告纸交通灯控制器模版模板.docx》由会员分享，可在线阅读，更多相关《数字电子技术课程设计报告纸交通灯控制器模版模板.docx（9页珍藏版）》请在冰豆网上搜索。
数字电子技术课程设计报告纸交通灯控制器模版模板
数字电子技术课程设计报告纸交通灯控制器模版
数字电子技术课程设计报告
题目：
交通灯电路设计
学年：
学期：
专业：
班级：
学号：
姓名：
指导教师：
时间：
年月日～年月日
浙江万里学院电子信息学院
1设计任务与要求
本课题要完成的设计任务与要求如下：
用FPGA可编程逻辑器件设计一个十字路口交通信号灯控制电路，满足下列控制要求：
1、绿灯亮预设时间为25s，黄灯亮预设时间为5s，红灯亮预设时间为30s；
2、预设时间经过数码管显示倒计时时间；
3、东西方向和南北方向的信号灯能自动按绿灯→黄灯→红灯循环显示。
2系统设计总体方案
根据设计任务与要求，交通灯控制器系统主要有分频模块、控制模块、计数模块、显示模块。
等电路模块组成，其系统组成框图如图1所示。
图1交通灯控制器系统设计组成框图
各模块电路设计的主要思路和具体方案如下：
（1）分频器模块：
用CD4060产生2Hz，用JK触发器转化成1Hz的型号，也能够用555电路产出1Hz的信号；
（2）控制模块：
用译码器、触发器、计数器和门电路来设计；
（3）计数模块：
用74LS192构成十进制两位数的计数电路；
（4）显示模块：
CD4511或7448译码器，用共阴极的数码管；74LS247或7447译码器，用共阳极的数码管；东西方向和南北方向信号灯亮灭的规律，进行分组连接，以减少控制信号线，把东西方向的红、黄、绿灯连成一组，南北方向的红、黄、绿灯连成一组。
3各模块电路具体实现
3.1时钟分频模块
方案一。
根据整个系统中各模块电路的需求，本模块主要实现将EDA实验板上50MHz晶振产生的时钟脉冲经过分频得到1Hz的时钟信号，考虑到应用触发器或计数器来设计，电路实现比较困难和繁琐，因此选择应用Verilog硬件描述语言来设计设计本模块电路，具体程序如下：
moduleclk_div（CLK_in,CLK_out）;
inputCLK_in;
outputCLK_out;
regCLK_out;
reg[25:
0]temp;
always@（posedgeCLK_in）
begin
if（temp>=25000000）
begin
temp=0;
CLK_out=~CLK_out;
end
else
temp=temp+1;
end
endmodule
经过QuartusII软件编译综合后，电路的模块图如图2所示。
图2时钟分频模块电路图
方案二。
要获得1Hz的时钟脉冲，还能够应用EDA实验板上32.768K晶振产生的脉冲信号经过CD4060分频。
在实验板上已有4Hz的脉冲信号。
将4Hz的脉冲信号转化成1Hz，能够应用T触发器来分频，具体电路如图3。
图3由T触发器构成的时钟分频电路图
3.2十进制减法计数模块
方案一。
用74192来设计，减数到时器。
十进制可逆计数器74HC192是同步可预置四位计数器，其功能有加减法计数。
图474192设计的减法计数器电路图
方案二。
应用VerilogHDL硬件描述语言来设计。
源程序如下：
modulejian_ji_shu（clk,LD,a,q,BoN）;
inputclk,LD;
input[3:
0]a;
output[3:
0]q;
outputBoN;
reg[3:
0]q;
regBoN;
always@（posedgeclkornegedgeLD）
begin
if（~LD）
begin
q=a;
BoN=1;
end
elseif（q>0）
begin
q=q-1;
if（q==0）BoN=0;
elseBoN=1;
end
elseif（q==0）
begin
q=9;
BoN=1;
end
end
endmodule
模块如图5：
3.3数码管显示及译码模块
根据共阴极数码管，本模块电路选用CD4511，具体电路原理图如图5所示。
图5倒计时显示译码模块电路图
3.4交通信号灯电路模块
本模块是整个系统的控制对象，也是系统设计的一个重要组成部分。
根据实际十字路口东西方向和南北方向信号灯亮灭的规律，具体电路图如图6所示。
图6十字路口交通信号灯电路示意图
3.5时序状态控制模块
根据实际十字路口交通灯运行情况，本模块要实现把东西方向的红、黄、绿灯连成一组，南北方向的红、黄、绿灯连成一组，由于东西方向和南北方向信号灯亮灭的规律，因此需要四个状态的逻辑，具体流程图如图7所示。
图7交通灯控制时序流程图
源程序：
modulecontrol（clk,date,JSin,LD,YS,LED）;
inputclk;
input[7:
0]date;
input[7:
0]JSin;
outputLD;
output[7:
0]YS;
output[9:
0]LED;
regLD;
reg[7:
0]YS;
reg[9:
0]LED;
reg[1:
0]state;
always@（negedgeclk）
begin
if（JSin==0）LD=0;
elseLD=1;
end
always@（negedgeLD）
begin
state=state+1;
case（state）
0:
begin
YS='b00010101;
LED='b;
end
1:
begin
YS='b00000011;
LED='b;
end
2:
begin
YS='b00010010;
LED='b;
end
3:
begin
YS='b00000011;
LED='b;
end
endcase
end
endmodule
模块电路图：
4设计测试结果
软件下载之前现将实验板接通电源，并经过AlteraUSB-Blaster下载器将实验板的JTAG接口连接到计算机。
一般情况下，计算机会自动搜索和安装USB下载器的驱动程序。
等驱动安装完成后，点击Quartusll软件常见工具栏上的按钮，打开下载界面，点击Start按钮即可完成下载。
5总结
在这次课程中，我完成了任务，设计出来了交通灯电路图。
但在学习的过程中，我发现了自己还有好多不足。
比如自主学习能力还不够，依赖老师的程度大；老师交代下去的任务，不能及时完成。
不过，我会慢慢改进自己学习的方法，使得自己能够适应现在的学习环境。
附录
系统设计顶层总电路原理图：
升级会员 