计算机组成原理试题集修复版.docx
《计算机组成原理试题集修复版.docx》由会员分享,可在线阅读,更多相关《计算机组成原理试题集修复版.docx(45页珍藏版)》请在冰豆网上搜索。
计算机组成原理试题集修复版
第一章计算机系统概述
一.选择题
解答:
二.填空题
1.冯.……设计思想(存储程序并按地址顺序执行)
2.在计算机……合在一起称(内部,中央处理器)
3.计算机……系统级(汇编语言,高级语言)
4.计算机……两大类(系统程序,应用程序)
5.计算机系统中的存储器……指令放存在(内存,外存)
6.用来管理计算机系统……的软件称为(操作系统,编译程序)
7.计算机存储器……基本单位(位,1024)
8.将计算机……只读存储器中称为(固件)
9.完整的计算机系统应包括(硬件,软件)
10.汇编语言……比高级语言(硬件,快)
11.计算机……五部分(匹配器,输入输出)
12.计算机硬件的技术指标主要包括(CPU运算速度,存储容量,)
13.输入输出设备和辅助存储器统称为(外设)
14.常用的辅助存储设备包有(硬盘,U盘)
15.计算机能够唯一执行的语言是(机器语言)
1.定点8位D.-128~+127
2.假定有4个整数B.r2×r3
3.在浮点数原码D.尾数的最高数值位为1
4.机器字长32位B.+(1–2-31)
5.假设下列字符D.11001001
6.浮点数加减运算过程C.010000010001
7.IEEE754标准中规定的64位B.-(2-2-52)×2+1023
8.若浮点数用补码表示C.数符与尾数小数点后第一位数字相异为规格化数
9.针对8位二进制数B.-127的反码等于0的移码
10.在下列机器数编码中B.补码
11.运算器的核心功能部件B.ALU
12.一个C语言程序在一台32位A.X=0000007FH,y=FFF9H,z=00000076H
13.float型数据通常用IEEE754单精度A.C104000H
14.某机字长8位A.-127~127
15.下列数中最小的数为C.(101001)BCD
16.下列数中最大的数为B.(277)8
17.针对8位二进制数B.-127的反码等于0的移码
18.若某数x的真值为-0.1010B.补码
19.四片74181ALU和一片74182ALU器件B.组内先行进位,组间先行进位
20.在定点加减运算器中C.溢出判断电路,异或门
21.在定点数运算中,产生溢出的原因C.运算结果超出了机器的表示范围
22.在定点小数机中,下列说法正确的C.原码补码都能表示-1
23.设寄存器的内容为10000000,若它等于-128B.补码
24.在原码加减交替除法中,参加操作的数C.绝对值的补码
25.设[x]补=1.x1x2x3x4x5x6x7x8D.x1=0,x2~x8任意
26.两补码相加,采用一位符号位D.最高位和次高位进位异或结果为1
27.设机器字长为8位(含2位符号位)A.B4HEDH
28.设寄存器的内容为10000000C.反码
29.下列说法正确的是C.只有带符号数的运算才有可能产生溢出
30.设寄存器位数为8位C.E5H二.填空题
1.已知[x]补=0100110,则[x]原=__________,真值=__________。
2.A的ASCII码为41H,如果用偶校验码校验,最高位为校验位,则编码为_________。
3.在变形补码进行加减法运算时,若运算结果中两个符号位_______,表示发生了溢出。
若结果的两个符号位为_______表示发生了正溢出。
4.已知[X]补=11011010,其中最高位为符号位,则[2X]补=____
__________,[(1/2)X]补=__________。
5.在单符号位进行加减法运算时,若_______________________,表示发生了溢出。
6.数的真值变成机器码可采用原码表示法,反码表示法,_______表示法,_________表示法。
7.机器字长为32位,定点表示时,数符1位,尾数31位。
则:
定点整数表示时,
最大正数值=____________,最小负数值=____________。
8.若浮点数x的IEEE754标准存储格式为(41360000)16,其浮点数的十进制数
值为_____________。
9.(20.59375)10的IEEE754标准32位浮点数的十六进制存储格式为_______________。
10.(5/32)10的IEEE754标准32位浮点数的十六进制存储格式为______________。
11.(-4120)10的IEEE754标准32位浮点数的十六进制存储格式为__________________。
12.将十六进制的IEEE754单精度浮点数存储格式42E48000转换成十进制数,其十进制数值为____________。
13.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数x,真值表示为:
x=(-1)s×(1.M)×2E-128它所表示的最大正数为_________、最小正数为_________。
14.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数x,真值表示为:
x=(-1)s×(1.M)×2E-128它所表示的最大负数为______、最小负数为是多少_________。
15.设某机字长为8位(含一位符号位),若[x]补=11001001,则x所表示的十进
制数的真值为_______,[(1/4)x]补=________。
16.带符号位的编码方式中,零的表示唯一的有______码和______码。
17.机器数为补码表示,字长16位(含一位符号位),用十六进制写出对应整数定点机的最大
整数补码是_________,最小负数补码是_________。
18.在整数定点机中,采用1为符号位,若寄存器的内容为10000000。
当它表示为原码是,其
对应的真值为________;当它表示为补码时,其对应的真值为_________。
(答案均用十进制
表示)
19.一个浮点数,当其尾数右移时,欲使其值不变,阶码必须________。
尾数右移一位,阶
码___________。
20.机器数字长为8位(含1位符号位),当x=-127(十进制)时,[x]补=_______
___,[x]移=_____________。
21.机器数字长为8位(含1位符号位),若机器数为81H,当它表示原码时,等价的十进制整数
为________,当它表示为补码时等价的十进制整数为__________。
22.设机器代码为FCH,机器数为补码形式(1位符号位),则对应的十进制真值为_________(
真值用十进制表示),其原码形式为_______(原码用十六进制表示)。
23.设x=-25/32,则[x]补=__________,[(1/2)x]补=___________。
24.设x=-25/32,则[-x]补=____________,[(1/4)x]补=__________。
25.一个具有二级先行进位的32位ALU电路需要________片74181芯片和_________片74182芯片。
26.原码的符号位为1,该数为负数。
若补码的符号位为1,则该数为_______;若移码的符号
位为1,则该数为_________。
27.若[x]补=1.0000000,则x=_____________,若[x]补=100000
00,则x=______________。
28.原码的移位规则是符号位不变,数值部分左移或右移,移出的空位填“0”。
补码的移位规则是补码的左移时符号位不变,数值部分左移,最低位移出的空位填________;
补码右移时符号位不变,数值部分右移,最高位移出的空位填________。
29.补码的数值部分不变,符号取反,即得________码,补码包括符号位在内各位取反末位
加1得_______。
30.x=+011,y=+110,求和[x-y]移=____________。
第三章内部存储器
一.选择题
1.采用虚拟存储器的主要目的是___
A.提高主存储器的存取速度
B.扩大主存储器的存储空间,并能进行自动管理和调度
C.提高外存储器的存取速度
D.扩大外存储器的存储空间
2.假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺失(未命中)50次,则Cache的命中率是
A.5%B.9.5%C.50%D.95%
3.某SARM芯片,其存储容量为64K×16位,该芯片的地址线数目和数据线数目分别是___。
A.64,16B.16,64,C.64,8D.16,16
4.某RAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目为
A.8,512B.512,8C.18,8D.19,8
5.双端口存储器所以能高速运行读/写,是因为采用()。
A.高速芯片B.两套相互独立的读写电路
C.流水技术D.新型器件
6.计算机系统中的存储器系统是指______。
ARAM存储器
BROM存储器
C主存储器
D主存储器和外存储器
7.某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。
每个主存块大小为32字节,按字节编址。
主存131号单元所在主存块应装入到的Cache组号是
A.0B.2C.4D.6
8.某SRAM芯片,其存储容量为64M×32位,该芯片的地址线和数据线数目为()
A.16,64B.26,32C.36,64D.46,32
9.以下说法正确的是______
A、采用虚拟存储器的主要目的是提高存取速度
B、采用虚拟存储器的主要目的是扩大内存的存储空间
C、采用Cache的主要目的是扩大内存的存储空间
D、采用Cache的主要目的是扩大CPU中通用寄存器的数量
10.某计算机的Cache共有16行,采用2路组相联映射方式(即每组两行),主存每个块大小为32字节,按字节编址。
主存地址为129的单元所在的块应装入Cache的组号是。
(计数均从0开始)
A、0B、1C、4D、6
11.某机字长32位,存储容量256MB,若按字编址,它的寻址范围是___。
A、1MB、512KBC、64MD、256KB
12.某SARM芯片,其存储容量为64M×64位,该芯片的地址线数目和数据线数目分别是___。
A、64,64B、16,64,C、26,64D、36,64
13.主存贮器和CPU之间增加cache的目的是______。
A、解决CPU和主存之间的速度匹配问题
B、扩大主存贮器容量
C、扩大CPU中通用寄存器的数量
D、既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
14.双端口存储器在______情况下会发生读/写冲突。
A、左端口与右端口的地址码不同
B、左端口与右端口的地址码相同
C、左端口与右端口的数据码不同
D、左端口与右端口的数据码相同
15.存储单元是指______。
A存放一个二进制信息位的存储元
B存放一个机器字的所有存储元集合
C存放一个字节的所有存储元集合
D存放两个字节的所有存储元集合
16.假定用若干个2K×4位芯片组成一个8K×8为存储器,则0B1FH所在芯片的最小地址是()
A.0000HB.0600HC.0700HD.0800H
17.虚拟存储技术主要解决存储器的()问题。
A速度B扩大存储容量C成本D前三者兼顾
18.某单片机字长32位,其存储容量为4MB。
若按字编址,它的寻址范围是()。
A1MB4MBC4MD1MB
19.某SRAM芯片,其容量为1M×8位,除电源和接地端外,控制端有E和R/W#,该芯片的管脚引出线数目是。
A20B28C30D32
20.某计算机字长32位,存储容量4GB,若按双字编址,它的寻址范围是()
A.4GB.0.5GC.8GD.2G
21.某RAM芯片,其存储容量为512K×8bit,则该芯片的地址线和数据线数目为()
A.8,512B.512,8C.18,8D.19,8
22.下列存储器中,不采用随机存取方式的是()
A.EPROMB.CDROMC.DRAMD.SRAM
23.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是
A.1、15B.2、15C.1、30D.2、30
24.下列有关RAM和ROM得叙述中正确的是()
IRAM是易失性存储器,ROM是非易失性存储器
IIRAM和ROM都是采用随机存取方式进行信息访问
IIIRAM和ROM都可用做Cache
IVRAM和ROM都需要进行刷新
A.仅I和II
B.仅II和III
C.仅I,II,III
D.仅II,III,IV
25.计算机存储器按字节编址,主存地址空间大小是64MB,现用4M×8位的RAM芯片组成32MB的主存储器,则存储器地址寄存器MAR的位数至少是
A.22B.23C.25D.26
26.需要定期刷新的存储器芯片是
A.EPROMB.DRAMC.SRAMD.EEPROM
27.在Cache地址映射方式中,若主存中的任意一块可以映射到Cache内的任意一行的位置上,这种映射方式称为______
A.全相联映射B.直接映射C.组相联映射D.混合映射
28.存储器是计算机系统中的记忆设备,它主要用来存放______
A.数据B.程序C.程序和数据D.微程序
29.计算机的存储器采用分级存储体系的主要目的是______
A.便于读/写数据B.减小机箱体积
C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾
30.虚拟存储器中,当程序正在执行,由______完成地址的映射
A.程序员B.编译器C.装入程序D.操作系统
二.填空题
1.一个4路组相联Cache由64个行组成;主存储器包含4K个块,每块128个字。
存储系统按字
寻址。
则内存地址需要()位二进制数来表示、其中标记位有()位。
2.在全相联映射方式中,主存的某一块可以拷贝到Cache中的(),Cache的命
中率()。
3.存储器和CPU连接时,要完成地址总线的连接;()总线的连接和()
控制的连接,方能正常工作。
4.主存储器容量通常以KB表示,其中K=______;硬盘容量通常以GB表示,其中G=______K。
5.主存储器的性能指标主要是()、()、存储周期和存储器带宽。
6.某存储器有4个模块,每个模块的容量为256K×32位,存储周期为200ns,总线传送周期为50ns,一个存储周期读出4个字节,则数据总线有条,现CPU要从此存储器中连续读取4个字,四个模块采用交叉方式需要时间为()ns
7.某计算机的页式虚存管理中,采用长度为32字的页,内存中共有64个物理页,而逻辑页
共有1024个,则虚拟地址共有()位,物理地址共有()位。
8.某存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织。
存储周期T=200ns,数据总线宽度为64位,总线传送周期τ=50ns。
顺序存储器的带宽是
(),交叉存储器的带宽是()。
9.主存与cache的地址映射有全相联映射,()和()三种方式。
10.一个组相联映射的Cache,有128个行,每组4块。
主存共有16384个块,每块64个字,则主存地址共()位,其中组地址应该为()位。
11.广泛使用的()和()都是半导体随机读写存储器。
前者的速度比后者快,但集成度不如后者高。
12.双端口存储器和多模块交叉存储器属于并行存储器结构,其中前者采用()并行技术
,后者采用()并行技术。
13.对存储器的要求是容量大、速度快、成本低,为了解决这三方面的矛盾,计算机采用多
级存储体系结构,即主存、()和()。
14.高级的DRAM芯片增强了基本DRAM的功能,存取周期缩短至20ns以下。
举出两种高级DRAM芯片,它们是()、()。
15.一个组相联映射的Cache,有128个行,每组4块。
主存共有16384个块,每块64个字,则主存地址共()位,其中主存字块地址应为()位。
16.虚拟存储器分为页式、()式、()式三种。
17.反映主存速度指标的三个术语是存取时间、()和()。
18.某计算机字长32位,其存储容量为64MB,若按字编址,它的存储系统的地址线至少需要()条。
19.CPU可以直接访问()和Cache,但不能直接访问()。
20.虚拟存储器系统中,CPU根据指令生成的地址是(),经过转换后的地址是()。
21.存储器的容量单位中,1KB=()B,1GB=()B。
22.一个四路组相联Cache共有64个块,主存共有8192块,则主存地址中标记为有
()位,组号()位。
23.如果Cache有128个行,则直接映射方式下,主存的第i块映射到Cache的第()
行。
24.一个n路组相联映射Cache,Cache共有M个行。
当n=1时,该Cache变成()映射,当n=M是,该Cache又变成()映射。
25.由1024×1024阵列构成1M×1位DRAM存储芯片的刷新周期为8ms,读写周期为1µs。
若采用集中式刷新需要()µs进行正常读写操作,()µs进行刷新操作。
26.欲组成一个64K×16位的存储器,若选用32K×8位的芯片,共需()片,若选用16K×1位的芯片,共需()片。
27.写操作时,对Cache和主存单元同时修改的方法称为(),若每次只暂时写入Cache,直到替换时才写入主存的方法称为()。
28.虚拟存储器通常由主存和()两级组成,为了要运行某个程序,必须把
()映射到主存的物理地址空间。
29.由16KB的Cache和16MB的内存构成的存储系统的存储容量为()。
30.一个组相联映射的Cache,有128个行,每组4块。
主存共有16384个块,每块64个字,则主存地址中组地址应该为()位,Cache地址共()位。
第四章指令系统
一.选择题
1.变址寻址方式中,操作数的有效地址等于___
A.基址寄存器内容加上形式地址(位移量).
B.堆栈指示器内容加上形式地址
C.变址寄存器内容加上形式地址
D.程序计数器内容加上形式地址
2.以下四种类型指令中,执行时间最长的是___。
A、RR型指令B、RS型指令C、SS型指令D、程序控制指令
3.寄存器间接寻址方式中,操作数在中
A.通用寄存器B.主存C.程序计数器D.堆栈
4.某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字
节为操作码字段,第二字节为相对位移量字段。
假定取指令时,每取一个字节PC自动加1。
若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以后的目标地址是
A.2006HB.2007HC.2008HD.2009H
5.寄存器间接寻址方式中,操作数的有效地址在______中。
A.寄存器B.内存C.程序计数器D.堆栈
6.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需
采用()。
A堆栈寻址方式B立即寻址方式
C隐含寻址方式D间接寻址方式
7.下列关于RISC的叙述中,错误的是
A.RISC普遍采用微程序控制器
B.RISC大多数指令在一个时钟周期内完成
C.RISC的内部通用寄存器数量相对CISC多
D.RISC的指令数、寻址方式和指令格式种类相对CISC少
8.偏移寻址通过将某个寄存器的内容与一个形式地址相加而生成有效地址。
下列寻址方式
中不属于偏移寻址的是
A.间接寻址B.基址寻址C.相对寻址D.变址寻址
9.用于对某个寄存器中操作数的寻址方式为()。
A直接B间接C寄存器直接D寄存器间接
10.指令系统中采用不同寻址方式的目的主要是( )。
A.实现存储程序和程序控制 B.可以直接访问外存
C.缩短指令长度,扩大寻址空间,提高编程灵活性
D.提供扩展操作码的可能并降
低指令译码难度
11.变址寻址方式中,操作数的有效地址等于______。
A基值寄存器内容加上形式地址(位移量)
B堆栈指示器内容加上形式地址(位移量)
C变址寄存器内容加上形式地址(位移量)
D程序记数器内容加上形式地址(位移量)
12.计算机系统中,硬件能够直接识别的指令是()
A.机器指令B.汇编语言指令C.高级语言指令D.特权指令
13.在相对寻址方式中,若指令的地址码为X,则操作数的地址为:
()
A.XB.(PC)+XC.X+段基址D.变址寄存器+X
14.在指令的地址码字段中直接给出操作数本身的寻址方式称为
A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址
15.在一地址指令格式中,下面论述正确的是
A.只能有一个操作数,它由地址码提供
B.一定有两个操作数,另一个是隐含的
C.可能有一个操作数,也可能有两个操作数
D.如果有两个操作数,另一个操作数一定在堆栈中
16.在变址寄存器寻址方式中,若变址寄存器的内容是4E3CH,给出的偏移量是63H,则它对应的有效地址是
A.63HB.4D9FHC.4E3CHD.4E9FH
17.设寄存器R的内容(R)=1000H,内存单元1000H的内容为2000H,内存单元2000H的内容为30
00H,PC的内容为4000H。
若采用相对寻址方式,-2000H(PC)访问到的操作数是
A.1000HB.2000HC.3000HD.4000H
18.程序控制类指令的功能是
A.进行算术运算和逻辑运算
B.进行主存和CPU之间的数据传输
C.进行CPU和I/O设备之间的数据传输
D.改变程序的执行顺寻
19.算术右移指令执行的操作是
A.符号位填0,并顺序右移一位,最低位移至进位标志位
B.符号位不变,并顺序右移一位,最低位移至进位标志位
C.进位标志位移至符号位,顺序右移一位,最低位移至进位标志位
D.符号位填1,并顺序右移一位,最低位移至进位标志位
20.下