数字钟实验报告电子版剖析.docx
《数字钟实验报告电子版剖析.docx》由会员分享，可在线阅读，更多相关《数字钟实验报告电子版剖析.docx（15页珍藏版）》请在冰豆网上搜索。
数字钟实验报告电子版剖析
数字电路与逻辑设计实验报告
实验课程：
数字系统与逻辑设计实验
学生姓名：
黄鹏飞
学号：
6100212197
专业班级：
中兴通信121
2013年12月25日
目录
1.用SSI进行组合电路设计（交通灯）
2.MIS组合功能件应用（全减器）
3.MIS组合功能件的应用（血型匹配）
4.集成触发器的应用
5.集成移位寄存器的应用
6.MIS时序功能件的应用（序列信号发生器）
7.555定时器的应用
8.数字钟综合设计与仿真
南昌大学实验报告
学生姓名：
黄鹏飞学号：
6100212197专业班级：
中兴通信121
实验类型：
□验证□综合■设计□创新实验日期：
12-25实验成绩：
数字钟电路设计与制作实验报告
一、实验目的：
1、综合应用数字电路知识；
2、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；
3、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；
4、学习并熟练掌握Multism11仿真软件的使用；
5、学习使用AltiumDesigner10进行电子电路的原理图设计、印制电路板设计；
6、学习电路板制作、安装、调试技能；
7、提高电路布局﹑布线及检查和排除故障的能力；
二、实验任务及要求：
任务：
设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。
可以根据兴趣增加其它与数字钟有关的功能。
要求：
画出电路原理图，元器件及参数选择，PCB文件生成、制板。
三、实验原理及电路设计：
1、设计方案与模块框图
该实验电路主要设计了一个24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时、分、秒进行单独校时，使其校正到准确时间。
由基本频率源（振荡器）、计数器、译码显示驱动器、数字显示器、校准电路、清零电路等部分组成。
多谐振荡器产生稳定的“秒”计时信号（1Hz）。
对“秒”计时信号进行60进制计数，形成“分”计时信号和秒计数值；再对“分”计时信号进行60进制计数，形成“时”计时信号和分计数值；进一步对“时”计时信号进行24进制计数得到时计数值。
秒计数值、分计数值和时计数值译码显示时间。
具体就是应用555定时器输出1HZ脉冲，接入秒的计数器，分和秒是用两个模60的计数器，时用的是模24的计数器，计数器是用74LS161芯片利用清零法和置数法构成，译码器是用的SN7448N，译码器接DpyBlue-CC共阴数码管。
时
2、各子模块电路设计及原理说明
（1）、脉冲电路
555定时器是一种结构简单、使用方便灵活、用途广泛的多功能电路，可产生各种脉冲，这里用555定时器来实现产生1Hz的时钟脉冲，秒脉冲电路设计如图所示。
上图为数字钟脉冲电路原理图由
可知该脉冲电路输出频率为：
=
=1HZ。
振荡器是数字钟的核心电路，振荡器的稳定度及频率的精确度决定了数字钟的准确度。
（2）、计数电路
时间计数器电路由秒、分、时的个位和十位计数构成，秒和分的计数器为60进制计数，而时的计数器为24进制计数。
1）秒计数模块采用74ALS161构成的60进制计数器进行计数。
秒的个位由161芯片构成模10计数，十位由161芯片构成模6计数，秒的个位的脉冲有555定时器产生，十位的脉冲由个位的清零信号产生，当秒钟个位计数到10时秒钟个位立即清零，同时产生一个秒钟十位的脉冲，秒钟十位到6时立即清零，同时清零信号作为分钟个位的脉冲，完成了0到59的计时。
如下图：
2）分的个位由161芯片构成模10计数，十位由161芯片构成模6计数，分的个位的脉冲由秒钟十位的清零信号产生，当个位计数到10时分钟个位立即清零，同时清零信号作为分钟十位的脉冲，当分的十位计数到6时分钟十位立即清零，同时清零信号作为时钟个位的脉冲信号，完成了0到59的计时。
如下图：
3）时的个位的脉冲由分钟十位的清零信号产生，当时的个位到9时，在下一个脉冲的上升沿时的个位置0，同时置零信号作为时钟十位的脉冲，时钟发生跳变。
当时钟的个位为4，十位为2时，时的个位和十位同时清零，完成了0到24的计时。
如下图：
（3）、显示电路
译码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。
译码显示电路通过SN7448N译码器将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
如下图：
（4）、校正电路
秒、分﹑时的个位的校时电路，秒、分﹑时的输入信号都是与按键先经过一个与非门进入计数器的。
正常状态下，开关没有按下，如图与非门的5、2、12端没有电平跳变，输入脉冲完全有前一级的输出脉冲控制。
校正时间时，开关按下时，与非门的5、2、12端输入了一个低电平，亦产生了一个电平跳变，在与非门的作用下产生一个上升沿脉冲信号，即使此时与非门的另一端无脉冲信号，对应的计数器自动加一，同时秒、分﹑时的个位就自动加一。
为了防止电路电平抖动，开关并联了一个电容。
如下图：
（5）、电源电路
电源电路使用的是直插式DV5V电源，并且匹配的是自锁开关，安全可靠。
同时还有电源指示灯的功能，运用的是一个LED，高效节能。
如下图：
3、仿真图及仿真方法说明
1）仿真总体图
2）正常走时
3）进位显示
4）校时显示
4、主要实验元件及器材清单：
名称
型号
数目
定时器
NE555
1
计数器
74LS161
6
译码器
SN7448N
6
逻辑门
74LS00
4
电容
10uF、0.01uF
2
电阻
47K、1K
3
自锁开关
SW-2x2
1
复位开关
SW-Button-S
1
电源指示灯
LED
1
电源插座
PowerJ1
1
数码管
DPY-Blue-AA
6
五、系统设计与实现
1、总电路图
2、工程变化订单
3、PCB图
4、3D图
6、总结
1、设计制作过程中遇到的问题及解决方法：
就实验设计而言，完全独立自主，但设计较为复杂，以致在制板过程中要更为小心谨慎。
设计及仿真模块都进行的很顺利。
但是到了PCB制图模块时，由于线较多，一时不知道从何下手，纠结好久运用自动布线，发现布线很糟糕，于是开始毅然决定自己手动布线。
安静的看了自己的原理图好多遍，开始思考自己应该怎么样布局，经过不断的摸索，发现了一些门道。
布局时应该先考虑大的元件，并且按照模块来摆放；从上往下一个一个模块布局，每个模块之间都要紧凑合适，合理级联。
开始布线时，应该把线的参数先调整好，在规则选项添加亦可，信号线线宽是20mil，VCC和GND是40mil（参考实验室制板的条件），线与线之间的间隔和焊盘的规则都要事先设置好的布线时，应该参考每个元件的是什么引脚，对于VCC和GND应该最后考虑，并且将GND在电路外围环绕一圈。
开始布一根线时应该把元件放大，看它的对应的引脚是什么，并且考虑附件的线是否可以合理排布。
并且如果发现最后有的线在单层布不过去的时候，可以架少量的飞线，且飞线的要求应该是越少越好，越短越好。
2、收获与体会
本次课程设计对我来说是一次意义重大，获益匪浅的实验。
数字电路与逻辑设计是我们电子类专业学生的必备技能，这次课程设计给我们提供了一个应用自己所学知识的平台。
在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及二十四进制的接法中,要求很好的熟悉掌握逻辑电路及其芯片各引脚的功能。
从各模块的理论设计，到确定具体方案，再到利用仿真软件仿真，最后到调试电路、解决所遇到的问题。
整个过程都需要我灵活地运用自己所学知识进行分析、思考，还必须对自己的思路进行总结、以及改进。
所以，本次课程设计是针对前面所学的知识进行的一次比较综合的检验。
在设计过程中，正确的思路是很重要的，只有思路正确，设计才有可能成功。
因此，在设计前，我必须多了解，比较、论证，以确定最优的设计方案；此外，在设计过程中，发现问题要及时地解决、校正，以争取少走弯路。
遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。
在PCB设计过程中，由于是初次设计，其实在这其中还是走了些弯路。
一开始自动布线，就发现有红蓝线错综复杂，所以之后选择手动布线。
布线过程要注意细节，很多地方都需要注意。
首先从布局，走线方式，到之后飞线的连接，都需要动脑想，才能够减少飞线，甚至555定时器的稳定也与布局有关。
比如说电源底座插口的摆放，实际接插是否能够实现，插口是否对外；一些容易发热的器件的摆放问题；器件之间也会有相互影响，导致其功能受到影响，所以放置过程中同样需要注意；在实现功能的前提下，也可以尽量保持布线美观。
一番磨练，最后圆满的完成了这个数字钟的设计。
此次设计的顺利完成也给了我巨大的鼓励。
成功就是在不断摸索中前进实现的，通过这次课程设计，我不仅巩固了以前所学的知识，还学到了许多设计方法以及新知识。
另外，这次设计让我明白了严谨的态度以及吃苦赖劳的精神是一个设计者必备的精神品质。
总的来说，这次课程设计虽然些许辛苦，但是非常充实。
升级会员 