数字频率计设计12700144 岑浪程.docx

数字频率计设计12700144 岑浪程.docx

《数字频率计设计12700144 岑浪程.docx》由会员分享，可在线阅读，更多相关《数字频率计设计12700144 岑浪程.docx（14页珍藏版）》请在冰豆网上搜索。

数字频率计设计12700144岑浪程

基于数字电路的数字频率计设计

（2013）级

论文（设计）题目：

基于数字电路的数字频率计设计

学院：

电子工程学院

专业：

电子信息工程

组长：

201312700144岑浪程

组员：

201312700164黄封元

201312700177廖翔宇

201312700182韦定

201312700195付杰

指导老师：

廖志贤

2016年11月7日

基于数字电路的数字频率计设计

1摘要

数字频率计是一门用十进制数字显示被测信号频率的数字量仪器，它的基本功能是正弦信号、方波信号、尖脉信号及其他各种单位时间内变化的物理量。

本文粗略讲述了我们组的整个设计过程和收获。

讲述了数字频率计的工作原理以及其各个组成部分，讲述了我们组在设计过程中对各个部分的设计思路、元器件的选择以及对它们的调试、对调试结果的分析，到最后得到的比较满意的实验结果的方方面面。

关键字：

数字电路，测量，仿真

2数字频率计整体电路的设计原理与框图

所谓频率，就是周期性信号在单位时间内变化的次数．若在一定时间间隔t内测得这个周期性信号的重复变化次数为n，则其频率可表示为

。

若在闸门时间1S内计数器计得的脉冲个数为n，则被测信号频率等于nHz。

数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。

它一般由放大整形电路、时基电路、逻辑控制电路、闸门电路、计数器、锁存器、译码器、显示器等几部分组成。

其基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。

通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。

计数信号并与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件进行显示。

2.1算法设计

频率是周期信号每秒钟内所含的周期数值。

可根据这一定义采用如图2-1所示的算法。

图2-2是根据算法构建的方框图。

图2-1频率测量算法示意图

被测信号

图2-2频率测量算法对应的方框图

在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。

闸门信号控制闸门电路的导通与开断。

让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。

测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10̄³量级，则要求闸门信号的精度为10̄⁴量级。

例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10̄⁴，闸门信号的误差不大于0.1s，固由此造成的计数误差不会超过1，符合5*10̄³的误差要求。

进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10̄³范围内。

但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。

假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是10s的计数结果，故在显示之间必须将计数值除以10。

2.2整体方框图及原理

图2-3数字频率计整体框图

输入电路：

由于输入的信号可以是正弦波，三角波。

而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。

在整形之前由于不清楚被测信号的强弱的情况。

所以在通过整形之前通过放大衰减处理。

当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。

当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益时被测信号得以放大。

频率测量：

测量频率共有3个档位。

被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。

时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。

被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。

时基电路：

时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为T1=0.7（Ra+Rb）CT2=0.7RbC。

重复周期为T=T1+T2。

由于被测信号范围为1Hz~1MHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档：

1Hz~999Hz档采用1s闸门脉宽；0.01kHz~9.99kHz档采用0.1s闸门脉宽；0.1kHz~99.9kHz档采用0.01s闸门脉宽。

多谐振荡器经二级10分频电路后，可提取因档位变化所需的闸门时间1ms、0.1ms、0.01ms。

闸门时间要求非常准确，它直接影响到测量精度，在要求高精度、高稳定度的场合，通常用晶体振荡器作为标准时基信号。

在实验中我们采用的就是前一种方案。

在电路中引进电位器来调节振荡器产生的频率。

使得能够产生1kHz的信号。

这对后面的测量精度起到决定性的作用。

计数显示电路：

在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。

在计数的时候数码管不显示数字。

当计数完成后，此时要使数码管显示计数完成后的数字。

控制电路：

控制电路里面要产生计数清零信号和锁存控制信号。

控制电路工作波形的示意图如图2-5。

图2-4控制电路工作波形示意图

3数字频率计各单元电路的设计

3.1放大整形电路

放大整形电路由晶体管放大器与74LS00等组成，放大器将输入频率为1Hz~1MHz的周期信号如正弦波、三角波等进行放大。

与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。

以便进行测量。

其中由

端输入未知频率的波，74LS00组成的施密特触发器将从晶体管放大器放大的信号进行整形变换，得到需要的方波。

电路图如图3-1所示。

图3-1放大整形电路

实验中截图如下：

图3-2三角波到方波的整形

  图3-3正弦波到方波的整形

3.2时基电路

时基电路的作用是产生一个标准时间信号，高电平持续时间是1s，由定时器555构成的多谐震荡器产生，当标准时间的精度要求较高时，应通过晶体震荡器分频获得。

若震荡器的频率

，其中

。

由公式

和

，可计算出电阻R1、R2及电容C的值。

若取电容C=10uF，则

kΩ

kΩ

所以取

为36kΩ，

为107kΩ。

时基电路图如图3-2所示。

图3-4时基电路

3.3逻辑控制电路

在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清“0”信号。

脉冲信号可由两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。

设锁存信号和清“0”信号的脉冲宽度相同，如果要求tw=0.02s，则有tw=0.45Rx/Cx=0.02s，若取Rx=10kΩ，则Cx=tw/0.45Rx=4.4uf，取标称值4.7uf,由74LSl23的功能表可得，当触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲端,一非Q端可获得一负脉冲，其波形关系正好满足要求。

逻辑控制电路图如图3-3所示。

图3-5逻辑控制电路

逻辑控制电路中用的芯片是74LS123，74LS123是常用的可重触发单稳态触发器。

3.4计数、锁存、译码显示电路的设计

这部分电路是频率计内作重要的电路部分，由计数器、锁存器、译码器、显示器和单稳态触发器组成。

其中计数器按十进制计数，由2个异步十进制计数器74ls90构成，依次从个位开始计数，向上位发出进位信号进而使高位开始计数。

计数输出如果电路中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，要使计数器停止计数时，显示器上的数字显示能稳定，就必须在计数器后接入锁存器。

锁存器的工作是受单稳态触发器控制的。

门控信号的下降沿使单稳态触发器1进入暂稳态，单稳1的上升沿作为锁存器的时钟脉冲。

为了使计数器稳定、准确的计数，在门控信号结束后，锁存器将计数结果锁存。

单稳1的暂态脉冲的下降沿使单稳2进入暂态，利用2的暂态对计数器清零，清零后的计数器又等待下一个门控信号到来重新计数。

锁存器的作用是将计数器在1s结束时所得的数进行锁存，使显示器稳定地显示此时计数器的值。

1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送至数码显示器。

选用锁存器74LS273可以完成上述功能。

当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端。

正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变。

所以在计数期间内，计数器的输出不会送到译码显示器。

锁存器在一个有效脉冲到来后将计数器输出信号锁存，并输出到数码管译码器，4片译码器用74LS48实现。

电路图如图3-4所示。

图3-6计数、锁存、译码电路

4Proteus仿真

绘制好电路图后，进行仿真运行，首先调节输入波的频率，如图4-1所示。

设置为50Hz,点击OK后对电路进行仿真，数码显像管的显示值为50，如图4-2所示。

图4-1频率设置窗口

图4-2仿真结果

再改变输入波的频率，如图4-3所示，设置为1000HZ。

进行仿真结果为993HZ，如图4-4所示。

误差在允许的范围内。

图4-3频率设置窗口

图4-4仿真结果

该仿真结果表明：

上述电路符合实验任务要求，且精确度较高.能够准确的测量。

5总结

通过本次课程设计，我们在发现问题、分析问题和解决问题的能力得到了提升。

培养了我们的设计思维，提高了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。

同时也让我们在面对问题的时候不再像以前那样惊慌失措，而是慢慢分析问题，逐步去解决问题，实现各个击破。

培养我们独立思考的能力和逻辑的分析能力.例如设计前必须胸有轮廓，首先该了解频率计数器的基本原理，各单元组成.进而理解各电路单元的组成结构，如何运用已知的器件实现某个条件，达到目的。

总之，通过本次课程设计，我们收获颇丰，一方面使自己各方面能力在一定程度上得到提升，另一方面是自己切身体会到数字电子技术的实用性和有效性，增加了自己对数电学习和电子制作的兴趣。

同时在让我们体会到了设计的艰辛的同时,更让我们体会到成功的喜悦和快乐。

6参考文献

[1]谢自美编.电子线路设计.华中科技大学出版社，2003.

[2]康华光编.电子技术基础数字部分（第五版）.华中科技大学出版社，2006.

[3]李响初编.数字电路基础与应用.机械工业出版社,2008.

[4]刘洪涛编.电子制作实用教程.电子科技大学出版社,2001.

[5]朱清慧编.电子线路设计.清华大学出版社,2008.

[6]周跃庆编.数字电子技术基础教程.天津大学出版社,2006.

[7]傅劲松编.电子制作实例集锦.福建科学技术出版社,2006.

附录数字频率计总图