数字钟.docx

数字钟.docx

《数字钟.docx》由会员分享，可在线阅读，更多相关《数字钟.docx（9页珍藏版）》请在冰豆网上搜索。

数字钟

福州大学

《数字电子电路基础》课程设计

——简易数字钟设计

2009年12月20日

摘要 ：

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

关键词：

数字钟，74LS160，总线，控制端，子电路，功能

一、引言

所谓数字钟，是指利用电子电路构成的计时器。

相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。

在此基础上，还能够实现整点报时，定时报闹等功能。

设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。

二、设计要求

用中小规模集成电路设计一数字钟，基本要求如下：

⑴时间以24小时为一个周期；

⑵显示时、分、秒；

⑶具有校时功能，可以分别对时及分进行单独校时，对分校时的时候，停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

⑷计时过程具有整点报时功能。

可发挥部分：

具有定时闹钟功能等其他功能。

三、总体设计

设计思想:

数字钟主要分为数码显示器、60进制和24进制计数器、频率振荡器和校时及闹钟这几个部分。

数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS191的十进制计数器和D触发器来产生计数和进位。

频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。

主体思路如下图所示：

所用芯片引脚图如下：

集成块引脚图

（1）振荡器

振荡器可由晶振组成，也可以由555定时器组成。

本题是由555定时器构成的1KHZ的自激振荡器，其原理是0.7（2R3+R4+R5）C4=1ms，f=1/t=1KHZ。

计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲，如图8所示电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。

图7555定时器产生频率为1KHZ信号的电路

图8把1KHZ的信号分频为1HZ信号的电路

（2）60进制计数和24进制计数

在设计数字钟电路中，进制是最主要的一部分，它关系着显示的正确与否。

关键在于了解各种器件的作用及功能。

①　分和秒的六十进制：

从常理可知，数字钟需要六十进制和二十四进制计数器，而六十进制可通过十进制和六进制串联而成，六进制和十进制都用74390芯片完成。

在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74390来实现十进制功能和六进制功能，下图是用74390构成六进制计数器的结构图。

74390构成十进制计数器

74390构成六进制计数器

74390构成六十进制计数器

②　小时的二十四进制：

数字钟的小时要用到二十四进制，要用到十进制，并且在计数到12时要清零，所以不能用单纯的十进制计数器，考虑到在12时要清零，还是要用两个74LS161来实现。

具体的电路图如图6。

个位采用十进制，而且当同时满足十位为2，个位为4时，两个计数器同时清零，这自然就要想到用与非门和非门反馈接到清零或置数端来实现，电路也是用反馈置的方法。

其他原理与①相同，不再细讲。

（此处的设计图放在本文最后的附录页）。

（3）译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。

常用的7段译码显示驱动器有CD4511。

4511构成译码驱动电路

（5）校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。

通常，校正时间的方法是：

首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

（6）整点报时电路

一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。

其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。

四、心得体会

经过长达两个星期的设计与思考，最终完成了简易数字钟的设计。

在此期间遇到了许多问题，但最后都一一得到解决。

现将心得体会总结如下：

1.设计初期要考虑周到，否则后期改进很困难。

应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。

总体设计在整个设计过程中非常重要，应该花较多的时间在上面。

2.方案确定后，才开始设计。

设计时，多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。

在整体设计都正确后，再寻求简化的方法。

3.在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。

4.很多难点的突破都来自于与同学的交流，交流使自己获得更多信息，开拓了思路，因此要重视与别人的交流。

5.应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了许多理论课上学的内容，如真值表、卡诺图等。

本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。

五参考资料

[1]清华大学教研组编，阎石主编：

《数字电子技术基础》（第五版），北京，高等教育出版社，2006年。

[2]毕满清主编，《电子技术实验与课程设计》（第三版），北京，机械工业出版社，2005年。

[3]康华光主编，《数字电子技术基础》，北京，高等教育出版社，2000

[4]彭介华主编，《电子技术课程设计指导》，北京，高等教育出版社，1997,4

附录页：