基于SoPC的网络模块设计与实现.docx

基于SoPC的网络模块设计与实现.docx

《基于SoPC的网络模块设计与实现.docx》由会员分享，可在线阅读，更多相关《基于SoPC的网络模块设计与实现.docx（10页珍藏版）》请在冰豆网上搜索。

基于SoPC的网络模块设计与实现

基于SoPC的网络模块设计与实现[图]

（2012/6/2813:

24）

网络模块是网络设备中必不可少的部分，随着近年来物联网技术的高速发展，对互联设备的网络模块提出的更高要求。

本文提出了基于NIOSⅡ的SoPC系统设计与实现的网络模块。

美国Altera公司于2000年提出了SoPC（SystemonaProgrammableChip，可编程片上系统）技术，并同时推出了相应的开发软件QuartusⅡ及硬件平台FPGA（Field-ProgrammableGateArray）。

SOPC具备嵌入式处理器内核，具有丰富的IP核资源可供选择，拥有足够的片上可编程逻辑资源，提供处理器调试接口和FPGA编程接口，具有单芯片、低功耗、小封装等的优点。

NIOSⅡ是Altera公司发布的软核处理器，其最大特点是可配置性较好，即用户可根据自已的标准定制处理器，按照需求选择合适的外设、存储器和接口。

此外还可以轻松集成自己专有的功能，使设计具有独特的竞争优势。

NiosⅡ软核处理器的原理框图如图1所示，其中对用户可见的单元电路包括存储器文件、算术逻辑单元（ALU）、与用户自定义指令逻辑的接口、异常控制器、中断控制器、指令总线、数据总线、指令及数据缓存、紧密耦合存储器接口电路及JTAG调试模块等。

本设计通过Altera公司的FPGA芯片和NIOSⅡ嵌入式系统实现SoPC。

1系统总体方案设计

Altera公司的SoPCBuilder为建立SoPC设计提供了标准化的图形环境，SoPCBuilder包含在QuartusⅡ软件中。

SoPCBuilder帮助设计者自动完成系统集成的工作，ScPC提供了直观的图形用户界面（GUI），帮助设计者添加和配置系统所需的外设（包括存储器、定制外设和IP模块），根据设计者的要求将这些外设与处理器连接在一起，并自动完成外设和存储器的地址映射、中断控制和总线控制等工作。

完成系统配置之后，SoPCBuilder根据要求生成VHDL或VerilogHDL的系统级设计代码，并自动生成部分外设的硬件抽象层（HAL）代码和底层硬件驱动代码，为软件开发做好准备。

图2所示为SoPCBuilder为本次设计生成的系统模块的应用实例。

2网络模块设计与实现

SoPC系统设计流程如图3所示。

设计者根据任务要求决定系统需求，用SoPCBuilder建立自已的SoPC系统。

在硬件方面，建立一个顶层设计文件，将生成的SoPC系统例化，并设置引脚分配、时序要求及其它设计约束，然后编译硬件设计并将FPGA设计下载到目标板中。

在软件方面，用NiosIIIDE开发应用软什，在其中使用NiosII指令仿真器运行并调试软件。

之后将可执行软件下载到目标板上的NiosⅡ系统中，在目标板上运行调试软件，并对设计的不足进行收进。

2．1硬件模块设计

系统选用Altera公司CycloneII系列的EP2C35F672C6，构建一个基于NIOSII的SoPC系统。

本设计中，NIOSIICPU负责网络模块的控制、数据的传输以及I／O接口等功能，故选用高端NIOSII／f内核以满足所要求的功能，其约占1400—1800个逻辑单元，3个M4KRAM块，可以用来增加指令缓存。

NIOSII／f的最好性能可达到101MIPS将NIOSII处理器的复位地址设置为cfi_flash，其为非易失存储器Flash。

将NIOSII处理器的异常地址设置为sdram_0，其为掉电易失的存储器SDRAM在“JTAGDebugModule”标签下选择Level1，此时占用逻辑资源最少，为300—400逻辑单元，2个M4KRAM块。

网络模块选用DAVICOM半导体公司的DM9000ADM9000A集成了带有通用处理器接口的MAC和PHY，支持100Base-T应用，带有auto-MDIX，支持10Mb／s和100Mb／s的全双工操作DM9000A既可支持8位处理器，也可支持16位处理器接口。

DM9000A完全兼容IEEE802．3u规范，支持IP／TCP／UDP求和检验，支持半双工模式背压数据流控。

DM9000A内部功能框罔如图4所示，左边带有AUTO—MDIX的收发器提供RJ45的接口，中间为MAC，右边则为处理器接口。

处理器可通过这个接口实现对DM9000A的控制，具体引脚包括：

◇nRD读命令；

◇nWR写命令；

◇nCS／nAEN片选；

◇SD0～SD7数据总线（低8位）；

◇SD8～SD15数据总线（高8位），在16位模式下才有用；

◇CMD命令类型。

低电平时，读写INDEX口；高电平时，读写DATA口；

◇INT中断请求。

SoPC的标准组件库中并不包含网络控制器DM9000A，在这里需要添加自定义组件。

在SoPCBuilder中，用Createnewcomponent添加自定义组件。

需要向其添加HDL设计文件DM9000A_IF.v，用来设计一个从Avalon总线到DM9000A的一个逻辑接口，其代码所下：

接下来设置输入／输出信号，使DM9000A控制器的输入／输出信号与Avalon总线信号匹配。

在QuartusⅡ中为系统创建一个如图5所示NIOSⅡCPU顶层文件，实现对NIOSⅡ系统例化。

　　DM9000A为本设计的核心，其模块如图6所示。

其中：

◇iCMD用来区分是INDEX端口还是DATA端口，与处理器的地址线相连；

◇iCS_N片选信号；

◇iDATA写数据；

◇iRD_N读信号；

◇iRST_N复位信号；

◇iWR_N写信号；

◇oTADA读数据；

◇oINT中断请求信号；

◇其余信号均与Avalon总线相连。

将编译后的文件下载到FPGA中，完成硬件部分的设计。

2．2软件模块设计

系统网络模块的控制是通过在集成开发环境NiosⅡIDE中用C语言编程实现的。

为实现网络模块的通信功能，需存放MAC地址、IP地址以及目标MAC地址、IP地址，其数据结构均用无符号字符型数组实现，MAC地址为6个字节，IP地址为4个字节，如下：

网络通信，最重要的就是协议的一致。

本设计将各个协议字段存储在一维无符号字符型数组中，根据各个协议需求的不同而开辟不同的空间，如下：

接收到的数据报存储在无符号字符型数组中，其中数组长度，即可接收的数据报长度MAX_PACKET_SIZE由头文件确定为1522，如下：

unsignedcharrcv[MAX_PACKET_SIZE]；

／／接收到的报文

网络模块控制流程如图7所示。

系统首先对网络控制器DM9000A进行初始化，包括ARP、内存、定时器等的初始化。

初始化完成之后，通过特定接口设置网卡的IP地址、子网掩码、默认网关等信息。

接下来，网络模块开启中断，以便接收网络控制器的中断信号。

当接收到发送端或接收端的中断信号后，分别进入到各自的处理进程中进行处理。

若没有中断，系统则进入等待状态。

3系统测试

由前面的工作，完成了网络模块软、硬件部分的设计。

将设计下载到FPGA平台中，运行该系统。

使用网线将FPGA的RJ45接口与路由器相连接。

网络模块自动获取IP地址为192．168．0．101，子刚掩码为255．255．255．0，默认网关为192．168．0．1计算机也与同一个路由器相连，其获取的IP地址为192．168．0．100。

这样计算机与FPGA中网络模块处于同一网段，互相之间可以通信。

使用Ping命令，由计算机向网络模块的IP地址192．168．0．101发送500个包，无丢包现象，在这500个数据包中，返回速度在2～5ms之间。

通过在NiosⅡIDE中编程实现网络模块Ping计算机，同样发送500个包没有丢包现象。

将另一个同样的FPGA连接到路由器上，获取到IP地址192．168．0．102。

在NiosⅡIDE中编程，IP地址为192．168．0．101的FPGA通过网络模块向IP地址为192．168．0．102的FPGA发送UDP格式的控制报文，可以顺利控制后者面板上LED灯的亮灭，延迟不超过1秒。

本设计完成了基于SoPC的网络摸块的软硬件设计与调试，验证了网络馍块的工作状况，并在此基础上实现了基于网络的控制命令的传送，使SoPC设计能与PC机或其他各种电子设备进行数据交换。

随着物联网技术的发展，基于网络的系统必将具有广阔的应用前景。