数字电路与系统设计课后习题答案42391781.docx

数字电路与系统设计课后习题答案42391781.docx

《数字电路与系统设计课后习题答案42391781.docx》由会员分享，可在线阅读，更多相关《数字电路与系统设计课后习题答案42391781.docx（58页珍藏版）》请在冰豆网上搜索。

数字电路与系统设计课后习题答案42391781

（此文档为word格式，下载后您可任意编辑修改！

）

1.1将下列各式写成按权展开式：

（352.6）10=3×102+5×101+2×100+6×10-1

（101.101）2=1×22+1×20+1×2-1+1×2-3

（54.6）8=5×81+54×80+6×8-1

（13A.4F）16=1×162+3×161+10×160+4×16-1+15×16-2

1.2按十进制0~17的次序，列表填写出相应的二进制、八进制、十六进制数。

解：

略

解：

分别代表28=256和210=1024个数。

（1750）8=（1000）10

（3E8）16=（1000）10

1.5将下列各数分别转换为二进制数：

（210）8，（136）10，（88）16

1.6将下列个数分别转换成八进制数：

（111111）2，（63）10，（3F）16

解：

结果都为（77）8

解：

结果都为（FF）16

1.8转换下列各数，要求转换后保持原精度：

（0110.1010）余3循环BCD码=（1.1110）2

1.9用下列代码表示（123）10，（1011.01）2：

解：

（1）8421BCD码：

（123）10=（000100100011）8421BCD

（1011.01）2=（11.25）10=（00010001.00100101）8421BCD

（2）余3BCD码

（123）10=（010001010110）余3BCD

（1011.01）2=（11.25）10=（01000100.01011000）余3BCD

（1）按二进制运算规律求A+B，A-B，C×D，C÷D，

（2）将A、B、C、D转换成十进制数后，求A+B，A-B，C×D，C÷D，并将结果与

（1）进行比较。

A-B=（101011）2=（43）10

C÷D=（1110）2=（14）10

（2）A+B=（90）10+（47）10=（137）10

A-B=（90）10-（47）10=（43）10

C×D=（84）10×（6）10=（504）10

C÷D=（84）10÷（6）10=（14）10

两种算法结果相同。

1.11试用8421BCD码完成下列十进制数的运算。

解：

（1）5+8=（0101）8421BCD+（1000）8421BCD=1101+0110=（10110）8421BCD=13

（2）9+8=（1001）8421BCD+（1000）8421BCD=10001+0110=（10111）8421BCD=17

（3）58+27=（01011000）8421BCD+（00100111）8421BCD=01111111+0110=（10000101）8421BCD=85

（4）9-3=（1001）8421BCD-（0011）8421BCD=（0110）8421BCD=6

（5）87-25=（10000111）8421BCD-（00100101）8421BCD=（01100010）8421BCD=62

=010011111011-01100110=（010010010101）8421BCD=495

1.12试导出1位余3BCD码加法运算的规则。

解：

1位余3BCD码加法运算的规则

加法结果为合法余3BCD码或非法余3BCD码时，应对结果减3修正[即减（0011）2]；相加过程中，产生向高位的进位时，应对产生进位的代码进行“加33修正”[即加（00110011）2]。

2.1有A、B、C三个输入信号，试列出下列问题的真值表，并写出最小项表达式∑m（）。

（1）如果A、B、C均为0或其中一个信号为1时。

输出F=1，其余情况下F=0。

（2）若A、B、C出现奇数个0时输出为1，其余情况输出为0。

（3）若A、B、C有两个或两个以上为1时，输出为1，其余情况下，输出为0。

解：

F1（A,B,C）=∑m（0，1，2，4）

F2（A,B,C）=∑m（0，3，5，6）

F3（A,B,C）=∑m（3，5，6，7）

2.2试用真值表证明下列等式：

（1）AB+BC+AC=ABC+ABC

（2）AB+BC+AC=ABBCAC

证明：

（1）

ABC

AB+BC+AC

ABC

ABC+ABC

000

001

010

011

100

101

110

111

1

0

0

0

0

0

0

1

000

001

010

011

100

101

110

111

1

0

0

0

0

0

0

1

真值表相同，所以等式成立。

（2）略

2.3对下列函数，说明对输入变量的哪些取值组合其输出为1？

（1）F（A,B,C）=AB+BC+AC

（2）F（A,B,C）=（A+B+C）（A+B+C）

（3）F（A,B,C）=（AB+BC+AC）AC

解：

本题可用真值表、化成最小项表达式、卡诺图等多种方法求解。

（1）F输出1的取值组合为：

011、101、110、111。

（2）F输出1的取值组合为：

001、010、011、100、101、110。

（3）F输出1的取值组合为：

101。

2.4试直接写出下列各式的反演式和对偶式。

（1）F（A,B,C,D,E）=[（AB+C）·D+E]·B

（2）F（A,B,C,D,E）=AB+CD+BC+D+CE+B+E

（3）F（A,B,C）=AB+CABC

解：

（1）F=[（A+B）·C+D]·E+B

F'=[（A+B）·C+D]·E+B

（2）F=（A+B）（C+D）·（B+C）·D·（C+E）·B·E

F'=（A+B）（C+D）·（B+C）·D·（C+E）·B·E

（3）F=（A+B）·C+A+B+C

F'=（A+B）·C+A+B+C

2.5用公式证明下列等式：

（1）AC+AB+BC+ACD=A+BC

（2）AB+AC+（B+C）D=AB+AC+D

（3）BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+BD

（4）ABC+BC+BCD+ABD=A+B+C+D

证明：

略

2.6已知ab+ab=ab,ab+ab=ab,证明：

（1）abc=abc

（2）abc=abc

证明：

略

2.7试证明：

（1）若ab+ab=0则ax+by=ax+by

（2）若ab+ab=c，则ac+ac=b

证明：

略

2.8将下列函数展开成最小项之和：

（1）F（ABC）=A+BC

（2）F（ABCD）=（B+C）D+（A+B）C

（3）F（ABC）=A+B+C+A+B+C

（3）F（ABC）=∑m（0,2,6）

2.9将题2.8中各题写成最大项表达式，并将结果与2.8题结果进行比较。

解：

（1）F（ABC）=∏M（0,1,2）

2.10试写出下列各函数表达式F的F和F的最小项表达式。

（1）F=ABCD+ACD+BCD

（2）F=AB+AB+BC

2.11试用公式法把下列各表达式化简为最简与或式

（1）F=A+ABC+ABC+BC+B

解：

F=A+B

（2）F=（A+B）（A+B+C）（A+C）（B+C+D）

解：

F'=AB+AC

（3）F=AB+ABBC+BC

解：

F=AB+BC+AC

或：

F=AB+AC+BC

（4）F=ACD+BC+BD+AB+AC+BC

解：

F=AD+C+B

（5）F=AC+BC+B（AC+AC）

解：

F=AC+BC

2.12用卡诺图把下列函数化简为最简与或式

解：

F=B+AC+AC

图略

解：

F=ABCD+ABD+ABD+BC+CD

图略

解：

F=C+BD+BD

图略

解：

F（A,B,C,D）=BD

图略

（5）F（A,B,C,D）=ABC+ABC+ABCD+ABCD且ABCD不可同时为1或同时为0

解：

F（A,B,C,D）=BD+AC

图略

解：

F=B+D

图略

解：

F=AD+AB+CD+BC+ABCD

图略

解：

F=CDE+BC+CE+BDE+ABE

图略

2.13用卡诺图将下列函数化为最简或与式

解：

F=（A+B+C）（A+B+C）

图略

解：

F=（B+D）

图略

的最简与或式

解：

F=A+B

4.1分析图4.1电路的逻辑功能

解：

（1）推导输出表达式（略）

（2）列真值表（略）

（3）逻辑功能：

当M=0时，实现3位自然二进制码转换成3位循环码。

当M=1时，实现3位循环码转换成3位自然二进制码。

4.2分析图P4.2电路的逻辑功能。

解：

（1）从输入端开始，逐级推导出函数表达式。

（略）

（2）列真值表。

（略）

（3）确定逻辑功能。

假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了一位全减器的功能。

A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。

4.3分析图4.3电路的逻辑功能

解：

实现1位全加器。

4.4设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F=1；否则为0。

解：

逻辑电路如下图所示：

4.5试设计一个2位二进制数乘法器电路。

解：

为了使电路尽量简单，希望门数越少越好，本电路是四输出函数，圈卡诺圈时要尽量选择共有的卡诺圈以减少逻辑门的数量。

电路图略。

4.6试设计一个将8421BCD码转换成余3码的电路。

解：

电路图略。

4.7在双轨输入条件下用最少与非门设计下列组合电路：

解：

略

4.8在双轨输入信号下，用最少或非门设计题4.7的组合电路。

解：

将表达式化简为最简或与式：

（1）F=（A+C）（A+B+C）=A+C+A+B+C

（2）F=（C+D）（B+D）（A+B+C）=C+D+B+D+A+B+C

（3）F=（A+C）（A+B+D）（A+B+D）=A+C+A+B+D+A+B+D

（4）F=（A+B+C）（A+B+C）=A+B+C+A+B+C

4.9已知输入波形A、B、C、D，如图P4.4所示。

采用与非门设计产生输出波形如F的组合电路。

解：

F=AC+BC+CD电路图略

4.10电话室对3种电话编码控制，按紧急次序排列优先权高低是：

火警电话、急救电话、普通电话，分别编码为11，10，01。

试设计该编码电路。

解：

略

4.11试将2/4译码器扩展成4/16译码器

解：

A3

A2

A1

A0

Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15

4.12试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为：

F1：

ABCD是4的倍数。

F2：

ABCD比2大。

F3：

ABCD在8～11之间。

F4：

ABCD不等于0。

解：

电路如下图所示：

4.13试将八选一MUX扩展为六十四选一MUX。

解：

方法一：

方法一电路图

方法二：

方法二电路图

4.14试用74151实现下列函数：

解：

（1）电路图如下所示：

（2）F（A,B,C）=AB+AB+C

解：

（3）F（A,B,C,D）=ABC+BCD+ACD

解：

解：

令A=A2、B=A1、C=A0则：

D0=D7=D,D1=D,D6=1,D2=D3=D4=D5=0。

相应的电路图如下图所示：

（5）F（A,S,C,D,E）=ABCD+ABCE+BCDE

解：

电路图略。

4.15用½74153实现下列函数：

解：

电路图如下：

解：

4.16试在图4.2.31的基础上增加一片7485，构成25位数据比较器。

解：

4.17设A=A3A2A1A0,B=B3B2B1B0均为8421BCD码。

试用74283设计一个A、B的求和电路。

（可用附加器件）

解：

设COS3S2S1S0为A、B的二进制和，则当CO=1或S3S2S1S0>1001时，须加0110修正项进行调整，计算结果为C4C3C2C1C0。

4.18用74283将8421BCD码转换为余3BCD码。

解：

电路图如右所示：

4.20用74283将8421BCD码转换为5421BCD码。

解：

4.21设A=A3A2A1A0，B=B3B2B1B0是两个4位二进制数。

试用7485和74157（四二选一MUX）构成一个比较电路并能将其中大数输出。

试画出逻辑图。

4.22分析如下图所示的组合网络中，当ABCD从0100向1101变化时和ABCD从1000向1101变化时，是否会出现冒险？

试用增加多余项和取样脉冲的方法来避免冒险现象。

解：

1.当ABCD从0100向1101变化时：

电路中存在功能冒险。

2.当ABCD从1000向1101变化时：

电路中不存在功能冒险。

再判断是否有逻辑冒险：

AC=10时，存在0型逻辑冒险。

3．增加多余项的方法消除逻辑冒险：

4．加取样脉冲法避免冒险：

5.1基本触发器的逻辑符号与输入波形如图P5.1所示。

试作出Q、Q的波形。

图P5.1

5.2图P5.2电路，在开关S由A点拨到B点，再由B点拨回A点过程中，A、B两点电压波形如图中所示。

试作出Q和Q端的波形。

图P5.2

5.3分析图P5.3的逻辑功能：

列出真值表，导出特征方程并说明SD、RD的有效电平。

解：

（1）列真值表如下下略

5.4对于图P5.4电路，试导出其特征方程并说明对A、B的取值有无约束条件。

解：

（1）列真值表如下下略

5.5试写出图P5.5触发器电路的特征方程。

5.6试写出图P5.6各触发器电路的特征方程。

图P5.6

（b）～（h）略

5.7维阻D触发器的CP和D信号如图P5.7所示，设触发器Q端的初态为“0”，试作Q端波形。

图P5.7图P5.8

5.8维阻D触发器构成的电路如图P5.8所示，试作Q端波形。

解：

特征方程为：

，Q端波形如图P5.8所示。

5.10画出图P5.10中Q端的波形。

设初态为“0”。

解：

Q端波形如图P5.10所示。

图P5.10

5.11画出图P5.11电路Q端的波形。

设初态为“0”。

解：

Q端波形如图P5.11所示。

图P5.11

P5.12

5.12画出图P5.12电路中Q1、Q2的波形。

Q端波形如图P5.12所示。

5.13画出图P5.13电路中Q1和Q2的波形。

图P5.13

5.14试作出图P5.14中Q端和Z端的波形。

设Q的初态为“0”。

解：

Q、Z端波形如图P5.14所示。

图P5.14图P5.15

5.15画出图P5.15电路中Q端的波形。

解：

Q端波形如图P5.15所示。

5.16试作出图P5.16电路中QA、QB的波形。

解：

Q端波形如图P5.16所示。

图P5.16图P5.17

5.17试作出图P5.17电路中Q1、Q2的波形。

解：

Q端波形如图P5.17所示。

5.18试作出图P5.18电路中Q1和Q2的波形（设Q1和Q2的初态均为“0”），并说明Q1和

Q2对于CP2各为多少分频。

解：

Q端波形如图P5.18所示。

Q1和Q2对于CP2都是4分频，即

图P5.18图P5.19

5.19已知电路如图P5.19，试作出Q端的波形。

设Q的初态为“0”。

解：

Q端波形如图P5.19所示。

5.20已知输入uI、输出uO波形分别如图P5.20所示，试用两个D触发器将该输入波形uI转换成输出波形uO。

解：

实现电路如图P5.20所示。

图P5.20

5.21试分别用公式法和列表图解法将主从SR触发器转换成JK触发器。

解：

略

6.1试分析下图所示电路。

解：

1）分析电路结构：

略

2）求触发器激励函数：

略

3）状态转移表：

略

4）逻辑功能：

实现串行二进制加法运算。

X1X2为被加数和加数，Qn为低位来的进位，Qn+1表示向高位的进位。

且电路每来一个CP，实现一次加法运算，即状态转换一次。

例如X1=110110，X2=110100，

则运算如下表所示：

LSBMSB

节拍脉冲CP

CP1CP2CP3CP4CP5CP6CP7

被加数X1

0110110

加数X2

0010110

低位进位Qn

0001011

高位进位Qn+1

0010110

本位和Z

0101011

6.2试作出101序列检测器得状态图，该同步电路由一根输入线X，一根输出线Z，对应与输入序列的101的最后一个“1”，输出Z=1。

其余情况下输出为“0”。

解：

1）S0：

起始状态，或收到101序列后重新开始检测。

S1：

收到序列起始位“1”。

S2：

收到序列前2位“10”。

2）

6.3对下列原始状态表进行化简：

（a）

解：

1）列隐含表：

2）进行关联比较

3）列最小化状态表为：

（b）

S（t）

N（t）/Z（t）

X=0

X=1

A

B/0

H/0

B

E/0

C/1

C

D/0

F/0

D

G/0

A/1

E

A/0

H/0

F

E/1

B/1

G

C/0

F/0

H

G/1

D/1

解：

1）画隐含表：

2）进行关联比较：

3）列最小化状态表：

S（t）

N（t）/Z（t）

X=0

X=1

a

b/0

h/0

b

e/0

a/1

e

a/0

h/0

h

e/1

b/1

6.4试画出用MSI移存器74194构成8位串行并行码的转换电路（用3片74194或2片74194和一个D触发器）。

解：

1）用3片74194：

2）用2片74194和一个D触发器

状态转移表同上。

6.5试画出74194构成8位并行串行码的转换电路

状态转移表：

Q0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'Q8'

M0M1

操作

启动

11

准备并入

CP1

0D0'D1'D2'D3'D4'D5'D6'D7'

10

准备右移

CP2

10D0'D1'D2'D3'D4'D5'D6'

10

准备右移

CP3

110D0'D1'D2'D3'D4'D5'

10

准备右移

CP4

1110D0'D1'D2'D3'D4'

10

准备右移

CP5

11110D0'D1'D2'D3'

10

准备右移

CP6

111110D0'D1'D2'

10

准备右移

CP7

1111110D0'D1'

10

准备右移

CP8

11111110D0'

11

准备并入

6.6试分析题图6.6电路，画出状态转移图并说明有无自启动性。

解：

激励方程：

略

状态方程：

略

状态转移表：

序号

Q3Q2Q1

0

1

2

3

4

5

000

001

010

011

100

101

偏离状态

110111

111000

状态转移图

该电路具有自启动性。

6.7图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。

解：

题6.7的状态转移表

X

Q4n

Q3n

Q2n

Q1n

Q4n+1

Q3n+1

Q2n+1

Q1n+1

Z

0

0

0

0

0

1

1

1

1

1

0

1

1

1

1

1

1

1

0

0

0

1

1

1

0

1

1

0

1

0

0

1

1

0

1

1

1

0

0

0

0

1

1

0

0

1

0

1

1

0

0

1

0

1

1

1

0

1

0

0

0

1

0

1

0

1

0

0

1

0

0

1

0

0

1

1

0

0

0

0

0

1

0

0

0

0

1

1

1

0

0

0

1

1

1

0

1

1

0

0

0

0

1

1

0

0

1

0

1

0

0

0

1

0

1

0

1

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

1

1

0

0

1

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

0

0

0

1

0

1

0

0

0

1

0

0

1

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

1

1

0

1

0

0

0

1

0

1

0

0

0

1

0

1

0

1

0

1

0

1

0

1

1

0

0

1

0

1

1

0

0

1

1

1

0

1

0

1

1

1

1

0

0

0

0

1

1

0

0

0

1

0

0

1

0

1

1

0

0

1

1

0

1

0

0

1

1

0

1

0

1

0

1

1

0

1

1

0

1

1

1

1

0

0

0

1

1

1

0

0

1

1

0

1

0

1

1

1

0

1

1

1

1

0

0

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

0

0

0

0

0

6.8分析图6.8电路，画出其全状态转移图并说明能否自启动。

解：

状态转移图：

偏离态能够进入有效循环，因此该电路具有自启动性。

逻辑功能：

该电路是一个M=5的异步计数器。

6.9用IKFF设计符合下列条件的同步计数器电路。

当X=0时为M=5的加法计数器，其状态为0，1，2，3，4。

当X=1时为M=5的减法计数器，其状态为7，6，5，4，3。

解：

6.10试改用D触发器实现第9题所述功能的电路。

解：

略

6.11试用JKFF设计符合图6.11波形，并且具备自启动性的同步计数电路。

CP

012345

Q1

Q2

Q3

解：

略

6.12用四个DFF设计以下电路：

（1）异步二进制加法计数器。

（2）在

（1）的基础上用复“0”法构成M=12的异步加法计数器。

解：

（1）

（2）反馈状态为1100

6.13用四个DFF设计以下电路：