电子技术基础数字部分第五版答案康华光.docx

电子技术基础数字部分第五版答案康华光.docx

《电子技术基础数字部分第五版答案康华光.docx》由会员分享，可在线阅读，更多相关《电子技术基础数字部分第五版答案康华光.docx（17页珍藏版）》请在冰豆网上搜索。

电子技术基础数字部分第五版答案康华光

第一章数字逻辑习题

1．1数字电路与数字信号

1.1.2图形代表的二进制数

010110100

1．1．4一周期性数字波形如图题所示，试计算：

（1）周期；

（2）频率；（3）占空比例

MSBLSB

0121112（ms）

解：

因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms

频率为周期的倒数，f=1/T=1/0.01s=100HZ

占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%

1.2数制

1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42.

（2）127（4）2.718

解：

（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H72

（4）（2.718）D=（10.1011）B=（2.54）O=（2.B）H

1.4二进制代码

1.4.1将下列十进制数转换为8421BCD码：

（1）43（3）254.25

解：

（43）D=（01000011）BCD

1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：

P28

（1）+

（2）@（3）you（4）43

解：

首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制

数表示。

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

解:

（a）为与非，（b）为同或非，即异或

4>由已知函数的与非-与非表达式画出逻辑图

4>由已知函数的与非-与非表达式画出逻辑图

4>由已知函数的与非-与非表达式画出逻辑图

4>由已知函数的与非-与非表达式画出逻辑图

OLV=0.1V,ILV=1.5V,因此有:

（1）=0

（2）<1.5V=ViILV,属于逻辑门0

（3）<0.1

（4）由于CMOS管的栅极电流非常小,通常小于1uA,在10kΩ电阻上产生的压降小于10mV即

OLV=0.1V,ILV=1.5V,因此有:

（1）=0

（2）<1.5V=ViILV,属于逻辑门0

（3）<0.1

（4）由于CMOS管的栅极电流非常小,通常小于1uA,在10kΩ电阻上产生的压降小于10mV即

OLV=0.1V,ILV=1.5V,因此有:

（1）=0

（2）<1.5V=ViILV,属于逻辑门0

（3）<0.1

（4）由于CMOS管的栅极电流非常小,通常小于1uA,在10kΩ电阻上产生的压降小于10mV即

0

高阻

1

1

3.1.12（a）

A

L

0

0

0

0

1

1

0

高阻

1

1

3.1.12（a）

A

L

0

0

0

0

1

1

0

高阻

1

1

3.1.12（a）

A

L

0

0

0

0

1

1

0

高阻

1

1

3.1.12（a）

A

L

0

0

0

0

1

1

0

高阻

1

1

3.1.12（a）

A

L

0

0

0

0

1

1

0

高阻

1

1

3.1.12（a）

A

L

0

0

0

0

1

1

1.1.3vmA..

≈444Ω

1.1.4vmA..

≈444Ω

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

1

1

0

0

0

1

1

1

1

1

0

0

0

0

1

0

0

1

1

1

0

1

1

1

1

1

1

2）由真值表画卡诺图

1

1

1

1

1

2）由真值表画卡诺图

1

1

1

1

1

2）由真值表画卡诺图

1

1

1

1

1

2）由真值表画卡诺图

1

1

1

1

1

2）由真值表画卡诺图

1

1

1

1

1

2）由真值表画卡诺图

输入

输出

A

B

C

L

0

0

0

0

L=C

0

0

1

1

0

1

0

1

__

LC=

0

输入

输出

A

B

C

L

0

0

0

0

L=C

0

0

1

1

0

1

0

1

__

LC=

0

输入

输出

A

B

C

L

0

0

0

0

L=C

0

0

1

1

0

1

0

1

__

LC=

0

输入

输出

A

B

C

L

0

0

0

0

L=C

0

0

1

1

0

1

0

1

__

LC=

0

第六章习题答案

1.1.5已知某时序电路的状态表如表题6．1，6所示，输人为A，试画出它的状态图。

如果

电路的初始状态在b，输人信号A依次是0、1、0、1、1、1、1，试求其相应的输出。

解：

根据表题6。

1．6所示的状态表，可直接画出与其对应的状态图，如图题解6．1。

6（a）

所示。

当从初态b开始，依次输人0、1、0、1、1、1、1信号时，该时序电路将按图题解6，

1．6（b）所示的顺序改变状态，因而其相应的输出为1、0、1、0、1、0、1。

1.3试分析图题6。

2．1（a）所示时序电路，画出其状态表和状态图。

设电路的初始状态

为0，试画出在图题6．2．1（b）所示波形作用下，Q和z的波形图。

解：

状态方程和输出方程：

1.1.6分析图题6．2。

4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状

态表和状态图。

解：

激励方程

状态方程

解：

状态方程和输出方程：

1.1.7分析图题6．2。

4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状

态表和状态图。

解：

激励方程

状态方程

解：

状态方程和输出方程：

1.1.8分析图题6．2。

4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状

态表和状态图。

解：

激励方程

状态方程

解：

状态方程和输出方程：

1.1.9分析图题6．2。

4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状

态表和状态图。

解：

激励方程

状态方程

解：

状态方程和输出方程：

1.1.10分析图题6．2。

4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状

态表和状态图。

解：

激励方程

状态方程

解：

状态方程和输出方程：

1.1.11分析图题6．2。

4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状

态表和状态图。

解：

激励方程

状态方程

解：

状态方程和输出方程：

1.1.12分析图题6．2。

4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状

态表和状态图。

解：

激励方程

状态方程

（1）状态表，激励表

（2）用卡诺图化简得激励方程

（3）画出电路图

（4）检查自启动能力。

当计数器进入无效状态110时，在CP脉冲作用下，电路的状态将按

（1）状态表，激励表

（2）用卡诺图化简得激励方程

（3）画出电路图

（4）检查自启动能力。

当计数器进入无效状态110时，在CP脉冲作用下，电路的状态将按

（1）状态表，激励表

（2）用卡诺图化简得激励方程

（3）画出电路图

（4）检查自启动能力。

当计数器进入无效状态110时，在CP脉冲作用下，电路的状态将按

解：

采用8K×8位的sRAM构成16K×16位的存储器系统，必须同时进行字扩展和位扩展。

用2片8K×8位的芯片，通过位扩展构成8K×16位系统，此时需要增加8根数据线。

要将

8K×16位扩展成16K×16位的存储器系统，还必须进行字扩展。

因此还需2片8K×8位的

芯片通过同样的位扩展，构成8K×16位的存储系统，再与另一个8K×16位存储系统进行

字扩展，从而实现16K×16位的存储器系统，此时还需增加1根地址线。

系统共需要4片

8K×8位的SRAM芯片。

用增加的地址线A13控制片选使能CE便可实现字扩展，两片相同地址的sRAM可构成16

位数据线。

其逻辑图如图题解7。

2．5所示。

其中（0）和

（1）、

（2）和（3）分别构成两个

8K×16位存储系统；非门将A13反相，并将A13和/A13分别连接到两组8K×16的片选使

能端CE上，实现字扩展。

解：

采用8K×8位的sRAM构成16K×16位的存储器系统，必须同时进行字扩展和位扩展。

用2片8K×8位的芯片，通过位扩展构成8K×16位系统，此时需要增加8根数据线。

要将

8K×16位扩展成16K×16位的存储器系统，还必须进行字扩展。

因此还需2片8K×8位的

芯片通过同样的位扩展，构成8K×16位的存储系统，再与另一个8K×16位存储系统进行

字扩展，从而实现16K×16位的存储器系统，此时还需增加1根地址线。

系统共需要4片

8K×8位的SRAM芯片。

用增加的地址线A13控制片选使能CE便可实现字扩展，两片相同地址的sRAM可构成16

位数据线。

其逻辑图如图题解7。

2．5所示。

其中（0）和

（1）、

（2）和（3）分别构成两个

8K×16位存储系统；非门将A13反相，并将A13和/A13分别连接到两组8K×16的片选使

能端CE上，实现字扩展。

解：

采用8K×8位的sRAM构成16K×16位的存储器系统，必须同时进行字扩展和位扩展。

用2片8K×8位的芯片，通过位扩展构成8K×16位系统，此时需要增加8根数据线。

要将

8K×16位扩展成16K×16位的存储器系统，还必须进行字扩展。

因此还需2片8K×8位的

芯片通过同样的位扩展，构成8K×16位的存储系统，再与另一个8K×16位存储系统进行

字扩展，从而实现16K×16位的存储器系统，此时还需增加1根地址线。

系统共需要4片

8K×8位的SRAM芯片。

用增加的地址线A13控制片选使能CE便可实现字扩展，两片相同地址的sRAM可构成16

位数据线。

其逻辑图如图题解7。

2．5所示。

其中（0）和

（1）、

（2）和（3）分别构成两个

8K×16位存储系统；非门将A13反相，并将A13和/A13分别连接到两组8K×16的片选使

能端CE上，实现字扩展。

解：

采用8K×8位的sRAM构成16K×16位的存储器系统，必须同时进行字扩展和位扩展。

用2片8K×8位的芯片，通过位扩展构成8K×16位系统，此时需要增加8根数据线。

要将

8K×16位扩展成16K×16位的存储器系统，还必须进行字扩展。

因此还需2片8K×8位的

芯片通过同样的位扩展，构成8K×16位的存储系统，再与另一个8K×16位存储系统进行

字扩展，从而实现16K×16位的存储器系统，此时还需增加1根地址线。

系统共需要4片

8K×8位的SRAM芯片。

用增加的地址线A13控制片选使能CE便可实现字扩展，两片相同地址的sRAM可构成16

位数据线。

其逻辑图如图题解7。

2．5所示。

其中（0）和

（1）、

（2）和（3）分别构成两个

8K×16位存储系统；非门将A13反相，并将A13和/A13分别连接到两组8K×16的片选使

能端CE上，实现字扩展。