PCB设计技巧FAQ.docx
《PCB设计技巧FAQ.docx》由会员分享，可在线阅读，更多相关《PCB设计技巧FAQ.docx（20页珍藏版）》请在冰豆网上搜索。
PCB设计技巧FAQ
PCB设计技巧FAQ
（2）
Q:
请问，模拟电源处的滤波经常是用LC电路。
但是，我发现有时LC比RC滤波效果差，请问这是为什么，滤波时选用电感，电容值的方法是什么？
A:
LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。
因为电感的感抗（reactance）大小与电感值和频率有关。
如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。
但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。
如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声（ripplenoise）。
电容值则和所能容忍的纹波噪声规范值的大小有关。
纹波噪声值要求越小，电容值会较大。
而电容的ESR/ESL也会有影响。
另外，如果这LC是放在开关式电源（switchingregulationpower）的输出端时，还要注意此LC所产生的极点零点（pole/zero）对负反馈控制（negativefeedbackcontrol）回路稳定度的影响。
Q:
对于lvds低压差分信号，原则上是布线等长、平行，但实际上较难实现，是否能提供一些经验？
贵公司产品是否有试用版？
A:
差分信号布线时要求等长且平行的原因有下列几点：
1.平行的目的是要确保差分阻抗的完整性。
平行间距不同的地方就等于是差分阻抗不连续。
2.等长的目的是想要确保时序（timing）的准确与对称性。
因为差分信号的时序跟这两个信号交叉点（或相对电压差值）有关，如果不等长，则此交叉点不会出现在信号振幅（swingamplitude）的中间，也会造成相邻两个时间间隔（timeinterval）不对称，增加时序控制的难度。
3.不等长也会增加共模（commonmode）信号的成分，影响信号完整性（signalintegrity）。
Q:
在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）高密度PCB设计中的技巧?
A:
在设计高速高密度PCB时，串扰（crosstalkinterference）确实是要特别注意的，因为它对时序（timing）与信号完整性（signalintegrity）有很大的影响。
以下提供几个注意的地方：
1.控制走线特性阻抗的连续与匹配。
2.走线间距的大小。
一般常看到的间距为两倍线宽。
可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。
不同芯片信号的结果可能不同。
3.选择适当的端接方式。
4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。
5.利用盲埋孔（blind/buriedvia）来增加走线面积。
但是PCB板的制作成本会增加。
在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。
除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。
若对蔽公司的Expedition系列产品有兴趣，请电21-64159380，会有专人为您服务。
Q:
现在有哪些PCB设计软件,如何用PROTEL99合理的设计符合自己要求的PCB.比如如何满足高频电路的要求,如何考虑电路满足抗干扰的要求?
谢谢!
!
A:
我没有使用Protel的经验，以下仅就设计原理来讨论。
高频数字电路主要是考虑传输线效应对信号质量与时序（timing）的影响。
如特性阻抗的连续与匹配，端接方式的选择，拓朴（topology）方式的选择，走线的长度与间距，时钟（或strobe）信号skew的控制等。
如果器件已经固定，一般抗干扰的方式是拉大间距或加groundguardtraces
Q:
请问板子设计好，生产出来，DEBUG应从那几个方面着手。
A:
就数字电路而言，首先先依序确定三件事情：
1.确认所有电源值的大小均达到设计所需。
有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。
2.确认所有时钟信号频率都工作正常且信号边缘上没有非单调（non-monotonic）的问题。
3.确认reset信号是否达到规范要求。
这些都正常的话，芯片应该要发出第一个周期（cycle）的信号。
接下来依照系统运作原理与busprotocol来debug。
Q:
请问适当选择PCB与外壳接地的点的原则是什么？
另外，一般PCBLAYOUT工程师总是根据DESIGNGUIDE/LAYOUTGUIDELINE做，我想了解一般制定GUIDE的是硬件/系统工程师，还是资深PCB工程师？
谁应该对板级系统的性能负主要责任。
谢谢！
A:
与外壳接地点选择的原则是利用chassisground提供低阻抗的路径给回流电流（returningcurrent）及控制此回流电流的路径。
例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassisground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
谁应该负责制定guideline可能每个公司有不同的情况而有不同安排。
Guideline的制定必须对整个系统、芯片、电路动作原理有充分的了解，才能制定出符合电气规范且可实现的guideline。
所以，以我个人的观点，硬件系统工程师似乎较适合这个角色。
当然，资深PCB工程师可以提供在实际实现时的经验，使得这guideline可以实现的更好。
Q:
您能比较一下CandenceInnovedaMentorZuken公司各自的自动布线及SI仿真工具吗？
有没有测试指标呢？
A:
通常各公司自动布线引擎的算法多多少少都会有各自较喜欢的绕线模式，如果所测试的板子的绕线模式较符合某种算法，则那一个工具所表现的结果可能会较好，这也是为什么每家公司都有他们各自的数据来宣称他们的自动布线是最好的。
所以，最好的测试方式就是用贵公司的设计在各家自动布线工具上来跑。
测试的指针有绕线的完成率及所花的时间。
仿真工具最重要的是仿真引擎的精确度及对线路的模型与算法是否符合贵公司设计的需求。
例如，如果所设计的时钟频率为400MHz，这时仿真工具能否提供正确的ACloss模型就很重要。
其它可考虑使用者接口是否方便操作，是否有定制化（customization）的方法，利于batchrun。
Q:
我想请问一个问题:
因觉机器布的不如意,调整起来反而费时。
我一般是用的手工布线,现在搞的PCB板多半要用引脚密度较大的贴片封装芯片,而且带总线的（ABUS,DBUS,CBUS等）,因工作频率较高,故引线要尽可能短.自然的就是很密的信号线匀布在小范围面积的板子上。
我现感觉到花的时间较多的是调整这些密度大的信号线,一是调整线间的距离,使之尽可能的均匀。
因为在布线的过程中,一般的都时不时的要改线。
每改一次都要重新均匀每一根已布好的线的间距。
越是布到最后，这种情况越是多。
二是调整线的宽度,使之在一定宽度中尽可能的容下新増加的线。
一般一条线上有很多弯曲,一个弯就是一段,手工调整只能一段一段地调整,调整起来也费时间。
我想如果在布线的过程中,能按我的思路先粗粗地手工拉线,完了以后,软件能从这两个方面帮我自动地调整。
或是即便已布完，如要改线，也是粗粗地改一下，然后让软件调整。
甚至，到最后我觉的需要调整元件的封装，也就是说整片布线都需要调整，都让软件来干。
那样就要快多了.我用的是Protel98。
我知道这软件能做自动均匀调整元件封装的距离而不能自动调整线距和线宽。
可能是其中的一些功能我还不会用,或是有其他什么办法,在此请教一下。
A:
线宽和线距是影响走线密度其中两个重要的因素。
一般在设计工作频率较高的板子时，布线之前需要先决定走线的特性阻抗。
在PCB迭层固定的情况下，特性阻抗会决定出符合的线宽。
而线距则和串扰（Crosstalk）大小有绝对的关系。
最小可以接受的线距决定于串扰对信号时间延迟与信号完整性的影响是否能接受。
这最小线距可由仿真软件做预仿真（pre-simulation）得到。
也就是说，在布线之前，需要的线宽与最小线距应该已经决定好了，并且不能随意更动，因为会影响特性阻抗和串扰。
这也是为什幺大部分的EDA布线软件在做自动布线或调整时不会去动线宽和最小线距。
如果这线宽和最小线距已经设定好在布线软件，则布线调整的方便与否就看软件绕线引擎的能力强弱而定。
如果您对蔽公司Expedition有兴趣试看看我们的绕线引擎，请电21-64159380，会有专人为您服务。
Q:
我公司打算采用柔性电路板设计来解决小型成像系统中信号传送和电路板互接的问题。
请问刚柔板设计是否需要专用设计软件与规范？
另外国内何处可以承接该类电路板加工？
谢谢。
A:
可以用一般设计PCB的软件来设计柔性电路板（FlexiblePrintedCircuit）。
一样用Gerber格式给FPC厂商生产。
由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径（via）有其限制。
除此之外，可在柔性电路板的转折处铺些铜皮加以补强。
至于生产的厂商可上网”FPC”当关键词查询应该可以找到。
Q:
能介绍一些国外的目前关于高速PCB设计水平、加工能力、加工水平、加工材质以及相关的技术书籍和资料吗？
A:
现在高速数字电路的应用有通信网路和计算机等相关领域。
在通信网路方面，PCB板的工作频率已达GHz上下，迭层数就我所知有到40层之多。
计算机相关应用也因为芯片的进步，无论是一般的PC或服务器（Server），板子上的最高工作频率也已经达到400MHz（如Rambus）以上。
因应这高速高密度走线需求，盲埋孔（blind/buriedvias）、mircrovias及build-up制程工艺的需求也渐渐越来越多。
这些设计需求都有厂商可大量生产。
以下提供几本不错的技术书籍：
1.HowardW.Johnson，“High-SpeedDigitalDesign–AHandbookofBlackMagic”；
2.StephenH.Hall，“High-SpeedDigitalSystemDesign”；
3.BrianYang，“DigitalSignalIntegrity”；
Q:
我觉得信号线特性阻抗的微带线和带状线模型都是要参考地平面的，现在我想问一下，如果信号线下面的铜皮都被掏空，没有参考的地平面，该如何计算顶层的信号线的特性阻抗？
另外，我看一些资料写在消除信号线上噪声方面，电源平面也可以和地平面起相同的作用，是吗？
A:
没有参考平面时电场与磁场的互动关系与有参考平面时不同，而这互动关系会影响到特性阻抗的值。
现在绝大部分特性阻抗的计算公式都是假设有参考平面的，我还没看到这种无参考平面的特性阻抗公式。
但是，可以用TDR（TimeDomainReflectometer）对实际的板子做量测来得到无参考平面的特性阻抗。
信号线上的噪声产生的原因是别的线上的信号所产生的电场和磁场的能量经由mutualinductance及mutualcapacitance而传到被感染的信号线上。
电源平面和地平面基本上都是金属平面，所以对电场磁场都有屏蔽效应（shieldingeffect）。
RFpcbdesign基本规则
RFpcbdesign基本规则（sirfreference）
1.sirfreference典型的四，六层板，标准FR4材质
2.所有的元件尽可能的表贴
3.连接器的放置时，应尽量避免将噪音引入RF电
升级会员 