基于veriloghdl的异步FIFO设计毕业设计.docx

上传人:b****6 文档编号:3252944 上传时间:2022-11-21 格式:DOCX 页数:38 大小:291.68KB
下载 相关 举报
基于veriloghdl的异步FIFO设计毕业设计.docx_第1页
第1页 / 共38页
基于veriloghdl的异步FIFO设计毕业设计.docx_第2页
第2页 / 共38页
基于veriloghdl的异步FIFO设计毕业设计.docx_第3页
第3页 / 共38页
基于veriloghdl的异步FIFO设计毕业设计.docx_第4页
第4页 / 共38页
基于veriloghdl的异步FIFO设计毕业设计.docx_第5页
第5页 / 共38页
点击查看更多>>
下载资源
资源描述

基于veriloghdl的异步FIFO设计毕业设计.docx

《基于veriloghdl的异步FIFO设计毕业设计.docx》由会员分享,可在线阅读,更多相关《基于veriloghdl的异步FIFO设计毕业设计.docx(38页珍藏版)》请在冰豆网上搜索。

基于veriloghdl的异步FIFO设计毕业设计.docx

基于veriloghdl的异步FIFO设计毕业设计

 

题目基于veriloghdl的异步FIFO设计

毕业设计(论文)原创性声明和使用授权说明

原创性声明

本人郑重承诺:

所呈交的毕业设计(论文),是我个人在指导教师的指导下进行的研究工作及取得的成果。

尽我所知,除文中特别加以标注和致谢的地方外,不包含其他人或组织已经发表或公布过的研究成果,也不包含我为获得及其它教育机构的学位或学历而使用过的材料。

对本研究提供过帮助和做出过贡献的个人或集体,均已在文中作了明确的说明并表示了谢意。

作者签名:

     日 期:

     

指导教师签名:

     日  期:

     

使用授权说明

本人完全了解大学关于收集、保存、使用毕业设计(论文)的规定,即:

按照学校要求提交毕业设计(论文)的印刷本和电子版本;学校有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与阅览服务;学校可以采用影印、缩印、数字化或其它复制手段保存论文;在不以赢利为目的前提下,学校可以公布论文的部分或全部内容。

作者签名:

     日 期:

     

学位论文原创性声明

本人郑重声明:

所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。

除了文中特别加以标注引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写的成果作品。

对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。

本人完全意识到本声明的法律后果由本人承担。

作者签名:

日期:

年月日

学位论文版权使用授权书

本学位论文作者完全了解学校有关保留、使用学位论文的规定,同意学校保留并向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅。

本人授权    大学可以将本学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

涉密论文按学校规定处理。

作者签名:

日期:

年月日

导师签名:

日期:

年月日

注意事项

1.设计(论文)的内容包括:

1)封面(按教务处制定的标准封面格式制作)

2)原创性声明

3)中文摘要(300字左右)、关键词

4)外文摘要、关键词

5)目次页(附件不统一编入)

6)论文主体部分:

引言(或绪论)、正文、结论

7)参考文献

8)致谢

9)附录(对论文支持必要时)

2.论文字数要求:

理工类设计(论文)正文字数不少于1万字(不包括图纸、程序清单等),文科类论文正文字数不少于1.2万字。

3.附件包括:

任务书、开题报告、外文译文、译文原文(复印件)。

4.文字、图表要求:

1)文字通顺,语言流畅,书写字迹工整,打印字体及大小符合要求,无错别字,不准请他人代写

2)工程设计类题目的图纸,要求部分用尺规绘制,部分用计算机绘制,所有图纸应符合国家技术标准规范。

图表整洁,布局合理,文字注释必须使用工程字书写,不准用徒手画

3)毕业论文须用A4单面打印,论文50页以上的双面打印

4)图表应绘制于无格子的页面上

5)软件工程类课题应有程序清单,并提供电子文档

5.装订顺序

1)设计(论文)

2)附件:

按照任务书、开题报告、外文译文、译文原文(复印件)次序装订

基于VerilogHDL的异步FIFO设计与实现

 

摘要

在现代IC设计中,特别是在模块与外围芯片的通信设计中,多时钟域的情况不可避免。

当数据从一个时钟域传递到另一个域,并且目标时钟域与源时钟域不相关时,这些域中的动作是不相关的,从而消除了同步操作的可能性,并使系统重复地进入亚稳定状态,造成系统时钟时序上的紊乱。

为了有效的解决这个问题,我们采用一种异步FIFO(先进先出)存储器来实现。

本文提出一种新颖的异步FIFO设计方案,它通过先比较读写地址并结合象限检测法产生异步的空/满标志,再把异步的空/满标志同步到相应的时钟域。

通过仿真验证,该方法是稳定有效的。

关键词:

异步;FIFO;亚稳态;格雷码;结绳法

 

DesignandaccomplishasynchronousFIFObasedonVerilogHDL

Abstract

InmodernICdesign,particularlyinthecommunicationsmoduleandperipheralchipdesign,multipleclockdomainsoftheinevitable.Whendatapassesfromoneclockdomaintoanotherdomain,andthetargetclockdomainsarenotassociatedwiththesourceclockdomain,thesedomainsarenotrelatedmovements,thuseliminatingthepossibilityofsimultaneousoperationandallowsthesystemtoenterthesub-repeatsteady-state,causingdisorderonthesystemclocktiming.Inordertoeffectivelysolvethisproblem,weuseaasynchronousFIFO(FIFO)memorytoachieve.ThispaperproposesanovelasynchronousFIFOdesign,whichcomparedreadingandwritingthroughthefirstaddressandgenerateanasynchronouscombinationofquadrantdetectionempty/fullflag,thenasynchronousempty/fullflagsynchronizedtothecorrespondingclockdomain.Thesimulationresultsthatthemethodisstableandeffective.

KeyWords:

asynchronous;FIFO;metastablestate;Graycode;tieknotsFrance

 

1引言

1.1FIFO研究意义

随着计算机、多媒体和数据通信技术的高速发展,数字图像、语音等数据传输技术近年来得到了极大的重视和长足的发展,并取得了广泛的应用。

如何保障这些语音、图像等数据传输的准确性、及时性?

如何高效率高速度地传输这些数据?

这些都是当今信息领域的科研人员所必须回答和解决的问题。

而往往在这些数据传输系统中,又会遇到不同系统接口间数据的传输。

通常在两个相连接的不同电路系统之间,因为每个系统的数据传输速度不同,在系统的接口部分就会出现数据输入速度和输出速度不同,也就是会发生数据传输速率不匹配的问题。

这种情况往往会让传输的数据产生复写或丢失,降低数据的传输速率,同时也因为数据复写、丢失和无效数据的读入,将会产生数据出错,因此需要在不同系统的接口处设计数据传输单元来实现数据的高速高效传输。

在现代的系统设计中,为了提高系统的性能,设计者对数据的传输率、数据的传输量,对系统各部分之间的接口部分不同的数据输入和接收传输率的匹配有越来越高的要求,而FIFO存储器以其合理的价格、使用的方便灵活性以及上述的对速度匹配的应用而成为解决这类问题的理想途径,因此FIFO存储器在计算机、多媒体和数据通信领域都有着广泛的应用,因此对FIFO的研究与设计应用具有理论上和实际应用上的双重意义。

在现在的设计中,FIFO的设计方法主要有两种。

一种是在FPGA中基于信元的FIFO设计方法,另一种是基于SDRAM/DRAM的大容量的FIFO的设计方法。

1.2生产需求状况[3]

FPGA(现场可编程逻辑器件)产品的应用领域已经从原来的通信扩展到消费电子、汽车电子、工业控制、测试测量等广泛的领域。

而应用的变化也使FPGA产品近几年的演进趋势越来越明显:

一方面,FPGA供应商致力于采用当前最先进的工艺来提升产品的性能,降低产品的成本;另一方面,越来越多的通用IP(知识产权)或客户定制IP被引入FPGA中,以满足客户产品快速上市的要求。

此外,FPGA企业都在大力降低产品的功耗,满足业界越来越苛刻的低功耗需求。

在FPGA设计中,FIFO(先进先出队列)的设计是一种在电子系统得到广泛应用的器件,通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。

电子产品的更新速度很快,品种也在也逐渐增多,所以缓存对于电子产品的工作速度来说是相当重要的,这也就使得FIFO的应用更加广泛。

所以FIFO的研发在一定意义上已经尽量的满足了市场对产品的高速度的要求。

1.3存储器的发展状况

FIFO,简单的说就是一种存储器。

下面简单介绍一下存储器的发展状况。

(1)汞延迟线 

汞延迟线是基于汞在室温时是液体,同时又是导体,每比特数据用机械波的波峰机械波从汞柱的一端开始,一定厚度的熔融态金属汞通过一振动膜片沿着纵向从一端传到另一端,这样就得名“汞延迟线”。

在管的另一端,一传感器得到每一比特的信息,并反馈到起点。

设想是汞获取并延迟这些数据,这样它们便能存储了。

这个过程是机械和电子的奇妙结合。

缺点是由于环境条件的限制,这种存储器方式会受各种环境因素影响而不精确。

 

1950年,世界上第一台具有存储程序功能的计算机EDVAC由冯.诺依曼博士领导设计。

它的主要特点是采用二进制,使用汞延迟线作存储器,指令和程序可存入计算机中。

 

1951年3月,由ENIAC的主要设计者莫克利和埃克特设计的第一台通用自动计算机UNIVAC-I交付使用。

它不仅能作科学计算,而且能作数据处理。

 

(2)磁带 

UNIVAC-I第一次采用磁带机作外存储器,首先用奇偶校验方法和双重运算线路来提高系统的可靠性,并最先进行了自动编程的试验。

 

磁带是所有存储媒体中单位存储信息成本最低、容量最大、标准化程度最高的常用存储介质之一。

它互换性好、易于保存,近年来,由于采用了具有高纠错能力的编码技术和即写即读的通道技术,大大提高了磁带存储的可靠性和读写速度。

根据读写磁带的工作原理可分为螺旋扫描技术、线性记录(数据流)技术、DLT技术以及比较先进的LTO技术。

 

根据读写磁带的工作原理,磁带机可以分为六种规格。

其中两种采用螺旋扫描读写方式的是面向工作组级的DAT(4mm)磁带机和面向部门级的8mm磁带机,另外四种则是选用数据流存储技术设计的设备,它们分别是采用单磁头读写方式、磁带宽度为1/4英寸、面向低端应用的Travan和DC系列,以及采用多磁头读写方式、磁带宽度均为1/2英寸、面向高端应用的DLT和IBM的3480/3490/3590系列等。

 

(3)磁鼓 

1953年,第一台磁鼓应用于IBM701,它是作为内存储器使用的。

磁鼓是利用铝鼓筒表面涂覆的磁性材料来存储数据的。

鼓筒旋转速度很高,因此存取速度快。

它采用饱和磁记录,从固定式磁头发展到浮动式磁头,从采用磁胶发展到采用电镀的连续磁介质。

这些都为后来的磁盘存储器打下了基础。

 

磁鼓最大的缺点是利用率不高,一个大圆柱体只有表面一层用于存储,而磁盘的两面都利用来存储,显然利用率要高得多。

因此,当磁盘出现后,磁鼓就被淘汰了。

 

(4)磁芯

美国物理学家王安1950年提出了利用磁性材料制造存储器的思想。

福雷斯特则将这一思想变成了现实。

 

为了实现磁芯存储,福雷斯特需要一种

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 初中教育 > 中考

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1