MOSFET开关应用.docx
《MOSFET开关应用.docx》由会员分享，可在线阅读，更多相关《MOSFET开关应用.docx（8页珍藏版）》请在冰豆网上搜索。
MOSFET开关应用
MOSFET开关应用
现在，所有的角色都讨论完了，让我们来研究下MOSFET的真实开关行为。
为了更好的理解其基本过程，电路中的寄生电感将会被忽略掉。
随后，它们在基本工作中各自的影响将会单独的分析。
此外，下面的说明和钳位感应开关有关，这因为大多数被用于电源模式的MOSFET晶体管和高速门驱动电路工作于那个模式。
一个最简单的钳位感应开关模型如图三（Figure）所示,直流电流源代表感应器。
在开关间隔比较小的情况下，它的电流可看作是连续的。
在MOSFET截止期间二极管为电流提供了一个回路，设备的漏极终端用一个电池来象征表示。
导通过程
MOSFET的导通过程可分为如图4（即Figure4）所示的四个阶段。
第一个阶段：
输入电容从0开始充电到Vth,在这个过程，栅极绝大部分电流都用来给电容CGS充电，也有很小的电流流过电容CGS。
当电容CGS的电压增加到门的极限时，它的电压就会有稍微的减小。
这个过程称为导通延迟，这是因为此时器件的漏极电流和漏极电压均未发生变化。
当栅极电压达到开启电压时，MOSFET处于微导通状态。
在第二个阶段，栅极电压从Vth上升到Miller平坦区，即VGS,Miller。
这是器件的线性工作区，电流和栅极电压成正比。
在栅极的一侧，电流如第一阶段一样流入电容CGS和CGD，电容VGS的的电压将会不断升高。
在器件的输出端，漏极电流也不断变大，但是漏源电压基本不变，保持先前水平（VDS,OFF）。
这从图3的原理图可以看出来。
当所有电流都流入MOSFET而且二极管完全截止（pn结能承受反向电压）后，漏极电压必须保持在输出电压水平。
进入导通过程的第三个阶段，栅极电压（VGS,Miller）已经足够使漏极电流全部通过，而且整流二极管处于完全截止状态。
现在允许漏极电压下降。
在器件漏极电压下降过程中，栅源电压保持不变。
这就是栅极电压波形的Miller平坦区。
从驱动得到的可用的所有栅极电流通过电容CGD放电，这将加快漏源电压变化。
而漏极电流几乎不变，这是由于此刻它受外部电路（即直流电流源）限制。
最后一个阶段MOSFET沟道增强，处于完全导通状态，这得益于栅极的电压已经足够高。
最终的VGS电压幅度将决定器件最终导通阻抗。
因此，在第四个阶段，电压VGS从Miller平坦区增大到其最大值VDRV。
这由于电容CGS和CGD的充电完成，因此栅极电流被分成这两部分。
在这两个电容充电过程中，漏极电流保持不变，漏源电压也随着导通阻抗的减小而慢慢的减小。
关断过程
MOSFET的关断过程恰好和它的导通过程相反。
电压VGS从图3的VDRV开始，电流从图3的最大负载电流IDC开始。
漏源电压由MOSFET的电流IDC和导通阻抗决定。
图5完整的显示了关断的四个阶段。
第一个阶段是关断延迟，这阶段需要电容CISS从最初值电压放电到Miller平坦区水平。
这期间栅极电流由电容CISS提供，而且它流入MOSFET的电容CGS和CGD。
器件的漏极电压随着过载电压的减小而略微的增大。
此阶段漏极电流几乎不变。
在第二个阶段，管子的漏源电压从IDC·RDS（On）增加到最终值（VDS（off））,由图3的原理图可知它是由整流二极管强制决定的。
在这一阶段，即相当于栅极电压波形的Miller平坦区，栅极电流完全是电容CGD的充电电流因为栅源电压是不变的。
这个电流由电源级的旁路电容提供而且它是从漏极电流减掉的。
总的漏极电流仍然等于负载电流，也就是图3直流电源表示的感应电流。
二极管的导通预示着第三个阶段的开始，二极管给负载电流提供另一通路。
栅极电压从VGS,Miller降到Vth。
大部分的栅极电流来自于电容CGS，因为事实上电容CGD在前一个阶段是充满电的。
MOSFET处于线性工作区，而且栅源电压的降低将会导致漏极电流的减小，在这个阶段的最后漏极电流几乎达到0。
与此同时，由于整流二极管的正向偏置漏极电压将维持在VDS（off）。
截止过程的最后一个阶段是器件的输入电容完全放电。
电压VGS进一步减小到0。
占栅极电流较大比例部分的电流，和截止过程的第三阶段一样，由电容CGS提供。
器件的漏极电流和漏极电压保持不变。
综合上述结论，可以总结为：
在四个阶段（无论是导通还是关断）里，场效应晶体管可在最大阻抗和最小阻抗间变换。
四个阶段的时间是寄生电容、所需电压变化、栅极驱动电流的函数。
这就突出了在高速、高频开关应用设计中器件选择部分和栅极最适合工作条件的重要性。
MOSFET典型的开启延迟时间、关断延迟时间、上升沿时间、下降沿时间会在资料表中列出。
不幸的是，这些数据适用于特殊的测试条件而对于有阻抗的负载，不同厂家的产品使得比较变得困难。
而且，实际开关应用中呈感性的负载的数据和资料表上给的又是有很大差别。
功率损耗
MOSFET在电源应用中作为开关用时将会导致一些不可避免的损耗，这些损耗可以分为两类。
这两类中较为简单的是器件栅极驱动损耗。
如前所述，MOSFET的导通和截止过程包括电容CISS的充电和放电。
当电容上的电压发生变化时，一定量的电荷就会发生转移。
需要一定量的电荷使栅极电压在0和VDRV之间变化，这在资料表中的栅极电压----电荷曲线表现出来。
图6（Figure6）是一个示例。
这个图表曲线给出了一个栅极电荷与栅极驱动电压成函数关系的在最恶劣条件下相对精确的估计。
常用来生成这些曲线的参数是器件漏源截止电压。
VDS（off）影响Miller电荷（曲线中平坦曲线下面部分），也即，在整个开关周期中所需的总电荷。
在图6中一旦得到了栅极总电荷，那么栅极电荷损耗就可用下面公式计算：
式中VDRV是栅极驱动波形的幅度，fDRV是栅极驱动的频率（这个频率通常情况等于开关频率）。
值得注意在这个公式中的QG·fDRV项，它给出了驱动栅极所需的平均偏置电流。
驱动MOSFET的栅极损耗在了栅极的驱动电路上。
参看图4和图5，损耗部分可被认为是栅极驱动回路中一系列的电阻的组合。
在每个开关循环中，所需要的电荷必须流经输出驱动阻抗、外部栅极电阻和内部栅极网格阻抗。
这样的结果是，功率损耗并不取决于电荷流经阻抗元件的快慢。
使用图4和图5的指定电阻，驱动功率损耗可表示为：
在上面的方程式中，栅极驱动电路用有阻抗的输出代替，但这个假设对于金属半导体的栅极驱动是无效的。
当双极性晶体管在栅极电路驱动中被用到时，输出阻抗变为非线性的，而且公式将得不到正确的结果。
为保险起见，假定栅极阻抗很小（<5
）而且大部分损耗浪费在驱动电路中。
假如Rgate足够大，足以使IG低于驱动双极型的能力，那么绝大部分的栅极功率损耗浪费在Rgate上。
除了栅极驱动功率损耗外，还有由于大电流和大电压在较短的时间内同时出现造成的传统意义上的开关损耗。
为了保证开关损耗最小，这个持续的时间间隔必须尽量的小。
观察MOSFET的导通和截止过程，应该减小开关过程中第2和第3个阶段的时间（无论是导通过程还是截止过程）。
这个间隔是MOSFET的线性工作区间，此刻栅极电压介于VTH和VGS,Miller。
漏极电压在开关间转换时，将会引起器件电流变化而且到达Miller平坦区。
在高速门驱动电路设计中领悟这点是十分重要的。
它强调突出这样的事实：
门驱动最主要的特性就是它在Miller平坦区电压附近的拉电流和灌电流能力。
峰值电流能力，是在有输出阻抗时最大电压VDRV条件下测得的，和MOSFET的实际开关性能有很少联系。
真正决定器件开关时间的是在栅源电压，也就是，在输出为5V的情况下（MOSFET的逻辑电平是2.5V）时栅极驱动电流的能力。
MOSFET的开关损耗的粗略估计可使用在开关期间第2和第3个阶段关于门驱动电流、漏极驱动电流、漏极驱动电压的简单线性近似。
首先必须确定门驱动电流，分别为第2和第三阶段作准备：
假设IG2为器件的输入电容充电电流，在电压从VTH变到VGS,Miller；IG3是电容CRSS的放电电流，在漏极电压从VDS（off）变到0时，大致的开关时间为：
在t2时间内，漏极电压是VDS（off），电流从0倾斜的变化到负载电流IL，而在t3时间内漏极电压从VDS（off）变到0。
再次使用波形的线性近似，各自时间内的功率损耗近似为：
式中的T是开关周期。
总的开关损耗是两部分的和，由此可得出下列表达式：
即使较好的理解了开关的过程，但是要精确的计算开关损耗几乎是不可能的。
原因是寄生感性分量将会显著的影响电流和电压波形，也会影响开关过程的开关时间。
考虑到实际电路中不同的漏极和源极感应的影响，将会导出一个二阶微分方程来描述电路中的实际波形。
由于那些变量，包括开启电压、MOSFET电容值、驱动输出部分等等，有很大的误差，上述的线性近似对于MOSFET开关损耗的估算是可行的，是比较合理的。
寄生部分的影响
对开关性能最有深远的影响是源极电感系数。
在一个典型的电路中，寄生电感有两个来源，一是MOSFET封装时的封装接线；二是在源极端和共地端的印刷电路板线的电感。
当高频滤波电容的负极和门驱动的旁路电容在功率级时通常要考虑这些。
在源极的一系列电流检测电阻也会对前两部分电路增加额外的电感。
开关过程中有两个机制，这包括源极电感。
在开关转换的开始，栅极电流慢慢增大（由图4和图5可得知）。
这个电流必须流经源极电感，而且会变慢，这取决于电感值。
因此，MOSFET的输入电容的充放电时间将会变长，这主要会影响导通延迟和截止延迟（第一阶段）。
此外，源极电感和电容CISS组成共振电路，如图7所示。
震荡电路随着门驱动电压波形的陡峭边沿而消失，而且他是门驱动电路中导致可观察的到的毛刺波形的基本原因。
幸运的是，源极电感和电容CISS之间较大的Q值将会使震荡衰减，另外，回路中的一系列的电阻（包括输出驱动部分、外部栅极电阻、内部栅极网格电阻）也会使震荡衰减。
使用者唯一可以调节的电阻，RGATE可以为达到最佳状态而计算出来：
小一点的阻值电阻将会导致门驱动电压波形的一个毛刺，但也会加快开启速度。
大点阻值的电阻对震荡不会衰减而且会加大开关时间，这对门驱动设计没有任何的帮助。
源极电感的第二个影响是器件漏极电流迅速变化时的一个负反馈。
这个影响在导通过程的第2个阶段和截止过程的第3个阶段会出现。
在这些阶段中，门电压介于VTH和VGS,Miller之间，而门电流由驱动部分电压决定（VDRV~VGS）。
为了使漏极电流增加的快些，源极电感上必须加上必要的电压。
这个电压减少了可用的驱动电压，这将会降低漏极电流变化率。
较低的漏极电流变化率使得源极电感需要的电压变小。
由此会建立一个由源极电感负反馈导致的栅极电流和漏极电流变化率之间的微妙的平衡。
在开关网络中的另外一个寄生电感是漏极电感，它也由几部分组成。
它们是封装电感、所有的互联电感、在孤立电源中变压器的漏电感。
它们的影响可以合并到一块，因为他们之间是相互连接的。
它们在MOSFET中作为导通阻尼器。
在导通期间，它们限制漏极电流变化而且通过公式LD·di/dt来减小器件上漏源极电压。
事实上，LD可以减小导通时的开关损耗。
虽然较大的LD对导通过程有用，但是会在截止时（当漏极电流必须快速下降时）产生相当大的问题。
为了使截止时漏极电流能迅速减小，关于导通时的一个反方向电压必须加到电感LD上。
这个电压比VDS（off）要高，这将会引起漏源电压的一个毛刺，而且会增加截止开关损耗。
精确的关于完整开关过程机制的分析包括寄生电感的影响可见相应文献，但这些点超出了本篇论文的范围。
升级会员 