电子元器件选择和应用.docx

电子元器件选择和应用.docx

《电子元器件选择和应用.docx》由会员分享，可在线阅读，更多相关《电子元器件选择和应用.docx（44页珍藏版）》请在冰豆网上搜索。

电子元器件选择和应用

电子元器件选择和应用

发布人：

admin发布日期：

2010-1-4点击数：

325

电子元器件在选用时至少应遵循下列准则：

1.元器件的技术条件、技术性能、质量等级等均应满足装备的要求；

2.优先选用经实践证明质量稳定、可靠性高、有发展前途的标准元器件，不允许选用淘汰品种和禁用的元

器件；

3.应最大限度地压缩元器件品种规格和生产厂家；

4.未经设计定型的元器件不能在可靠性要求高的军工产品中正式使用；

5.优先选用有良好的技术服务、供货及时、价格合理的生产厂家的元器件。

对关键元器件要进行用户对生产方的质量认定；

6.在性能价格比相等时，应优先选用国产元器件。

电子元器件在应用时应重点考虑以下问题，并采取有效措施，以确保电子元器件的应用可靠性：

1.降额使用。

经验表明，元器件失效的一个重要原因是由于它工作在允许的应力水平之上。

元器件可靠性，延长其使用寿命，必须有意识地降低施加在元器件上的工作应力（电、热、机械应力）

因此为了提高，以使实际

使用应力低于其规定的额定应力。

这就是降额使用的基本含义。

2.热设计。

电子元器件的热失效是由于高温导致元器件的材料劣化元器件的密度越来越高，使元器件之间通过传导、辐射和对流产生热耦合

而造成。

由于现代电子设备所用的电子

，热应力已成为影响元器件可靠性的重要

因素之一。

因此在元器件的布局、安装等过程中，必须充分考虑到热的因素，采取有效的热设计和环境保护设计。

3.抗辐射问题。

在航天器中使用的元器件，通常要受到来自太阳和银河系的各种射线的损伤，进而使整个

电子系统失效，因此设计人员必须考虑辐射的影响。

目前国内外已陆续研制了一些抗辐射加固的半导体器件，在需

要时应采用此类元器件。

4.防静电损伤。

半导体器件在制造、存储、运输及装配过程中，由于仪器设备、材料及操作者的相对运动，均可能因磨擦而产生几千伏的静电电压，当器件与这些带电体接触时，带电体就会通过器件“引出腿”放电，引起

器件失效。

不仅MOS器件对静电放电损伤敏感，在双极器件和混合集成电路中，此项问题亦会造成严重后果。

5.操作过程的损伤问题。

操作过程中容易给半导体器件和集成电路带来机械损伤，应在结构设计及装配和

安装时引起重视。

如引线成形和切断，印制电路板的安装、焊接、清洗，装散热板、器件布置、印制电路板涂覆等

工序，应严格贯彻电装工艺规定。

6.储存和保管问题。

储存和保管不当是造成元器件可靠性降低或失效的重要原因，必须予以重视并采取相

应的措施。

如库房的温度和湿度应控制在规定范围内，不应导致有害气体存在；存放器件的容器应采用不易带静电

及不引起器件化学反应的材料制成；定期检查有测试要求的元器件等。

3.2.2半导体集成电路的选择和应用

半导体集成电路选择应按如下程序和要求进行：

1.根据对应用部位的电性能以及体积、价格等方面的要求，确定所选半导体集成电路的种类和型号；

2.根据对应用部位的可靠性要求，确定所选半导体集成电路应执行的规范（或技术条件）和质量等级；

3.根据对应用部位其他方面的要求，确定所选半导体集成电路的封装形式、引线涂覆、辐射强度保证等级

及单粒子敏感度等；

4.对大功率半导体集成电路，选择内热阻足够小者；

5.选择抗瞬态过载能力足够强的半导体集成电路；

6.选择导致锁定最小注入电流和最小过电压足够大的半导体集成电路；

7.尽量选择静电敏感度等级较高的半导体集成电路。

如待选半导体集成电路未标明静电敏感度等级，则应

进行抗静电能力评价试验，以确定该品种抗静电能力的平均水平。

为了确保半导体集成电路的应用可靠性，必须采取如下措施。

1.降额。

设计电子设备时，对微电路所承受的应力应在额定应力的基础上按

GJB/Z35《电子元器件降额准

则》降额。

2.容差设计。

设计电子设备时，应了解所采用微电路的电参数变化范围（包括制造容差、温度漂移、时间

漂移、辐射漂移等），并以此为基础，借助于有效的手段，进行容差设计。

应尽量利用计算机辅助设计（进行容差设计。

CAD）手段

3.热设计。

温度是影响微电路失效率的重要因素。

在微电路工作失效率模型中，温度对失效率的影响通过

温度应力系数πT体现。

πT是温度的函数，其形式随微电路的类型而异。

对微电路来说，温度升高πT增加一倍。

防过热最终目标是将微电路的芯片结温控制在允许范围内，对高可靠设备，要求控制在

10o～20o约可使

100℃以下。

微电路的芯片结温决定于自身功耗、

热阻和热环境。

因此，将芯片结温控制在允许范围内的措施包括控制自身功耗、

热阻和热环境。

4.防静电。

对于静电敏感电路，防静电措施可参考有关著作和国军标。

对于静电敏感的

CMOS集成电路，

在使用中除严格遵守有关的防静电措施外，还应注意:

（1）不使用的输入端应根据要求接电源或接地，不得悬空；

（2）作为线路板输入接口的电路，其输入端除加瞬变电压抑制二极管外，还应对地接电阻器，其阻值一般取

0.2～1MΩ;

（3）当电路与电阻器、电容器组成振荡器时，电容器存储电荷产生的电压可使有关输入端的电压短时高于电

源电压。

为防止这一现象导致锁定，

应在该输入端串联限流电阻器

（其阻值一般取定时电阻的

2～3倍）；

（4）

作为线路板输入接口的传输门，每个输入端都应串联电阻器

（其值一般取

50～100Ω），以防止锁定；

（5）

作为线路板输入接口的逻辑门，每个输入端都应串联电阻器

（其值一般取

100～200Ω），以防止锁定；

（6）对作为线路板输入接口的应用部位，应防止其输入电位高于电源电位（先加信号源后加线路板电源就可导致这一现象发生），以防止锁定。

5．防瞬态过载。

瞬态过载严重时，使半导体集成电路完全失效。

轻微时，也致使半导体集成电路有损伤，使

其技术参数降低、寿命缩短。

对此必须采取防瞬态过载措施。

6.防寄生耦合。

寄生耦合可能导致数字电路误码和模拟电路自激。

防寄生耦合包括防电源内阻耦合和防布线寄生耦合两个方面。

（1）防电源内阻耦合。

防电源内阻器耦合的主要措施是在线路板的适当位置，安装电源去耦电容器，以减少电路引出端处的电源输出阻抗。

电源去耦电容器配置的原则如下：

a.动态功耗电流较大的电路，每个电路的每个电源引出端配一只小容量电源去耦电容器，其品种一般采用独石瓷介电容器，其容量一般限0.01~0.1μF；

b.动态功耗电流较小的电路，几个相距较近电路接同一电源的引出端共用一只小容量电源去耦电容器，其品种和容量同a项；

c.必要时每块线路板配一只或几只大容量电源去耦电容器，其品种一般采用固体钽电容器，容量一般取

10

μF。

应根据半导体集成电路的有关参数（例如动态功耗电流尖峰）和它所在线路板的情况（例如板上电路总数）确定电源去耦电容器的具体配置。

对于54HC/HCT、54HCS/HCTS、54AC/ACT以及54LS、54ACS和54F系列中的中规模集成电路，按上述原则中的

a项实施；对上述系列中的小规模集成电路以及4000B系列中的中规模集成电路，按上述b项实施。

（2）防布线寄生耦合。

半导体集成电路的布线包括与其引出端直接连接相连的连线和由它构成线路的连线。

应借助于正确的布线设计减小布线寄生耦合。

布线设计的原则如下：

a.信号线的长度尽量短，相邻信号线间的距离不应过近；

b.信号中含有高频分量且对精度要求不特别高的电路，其地线设计采用大面积接地带方式，要点为电路的地引出端通过尽量短而粗的连线与接地带相连；

c.信号的主要成分为低频分量且对精度要求很高的电路，其地线设计采用会聚于一点的分别布线方式，要点为每个电路的每个地引出端都有自己的专用地线，它们最后合聚于线路板或电子设备的一个点。

3.2.3半导体分立器件的选择和应用

半导体分立器件选择程序和要求如下：

1.根据应用部位的性质，在优选目录或系列型谱中选用合适的半导体分立器件的门类。

2.根据对应用部位的电性能以及体积、重量、价格等方面的要求，在优选目录或系列型谱中选用合适的半导体分立器件的品种、型号及其生产厂。

3.根据对应用部位的可靠性要求，确定所选半导体分立器件应执行的规范（技术条件）和质量保证等级。

4.根据对应用部位的环境适应性要求，确定所选半导体分立器件的封装形式、引线涂覆和辐射强度保证等

级。

选择时还应注意半导体分立器件的抗瞬态过载能力、

内热阻和抗静电能力等有关性能指标，

并应贯彻最大限度

压缩品种的原则。

半导体分立器件应用的一般要求如下。

1.降额。

在使用半导体分立器件时，有意识地使器件实际所承受的应力低于器件的额定应力，这就是对半

导体分立器件的降额使用。

设计电子设备时，可按GJB/Z35《电子元器件降额准则》对半导体分立器件合理地降额

使用。

需要降额的主要参数是结温、电压和电流。

2.容差设计。

设计电子设备时，应适当放宽半导体分立器件的参数允许变化范围（包括半导体分立器件的

制造容差、温度漂移、时间漂移、辐射导致的漂移等），以保证半导体分立器件的参数在一定范围内变化时，电子设备仍能正常的工作。

只要可能，电路的性能应基于器件（晶体管、二极管）最稳定的参数之上。

设计人员在电路的设计中应留有足

够的余量，以便适应由于参数漂移引起的电气性能的改变。

这些参数如晶体管的hFE（共发射极静态正向电流传输比）、

ICBO（发射极开路时集电极直流截止电流）、二极管的VF（直流导通电压）和IR（最大反向电流）。

这些参数可能减

小或增加到规定数值的两倍。

对于公差、温度和时间造成的元器件性能的变化应该采用一般现实的限制；对于那些在使用（寿命）期间稳定性较差的特性，应比稳定性较好的特性给予更宽的限制。

半导体器件在其寿命期内参数值会在规定的限制范围内发生变化，因此，就长寿命可靠性来说，设计方案应当

能够允许表3.2所列的参数漂移。

表3.2

器件参数容限

参数

二极管

晶体管

硅可控整流

器

初始增益

―

±10％

匹配增益

―

±20％

漏电流（断路）

+100%

+100％

―

恢复、开关时间

+20%

+20％

―

正向、饱和结电压降

+10%

+10％

+100％

正向、匹配结电压降

―

±50％

齐纳－调整结电压降

±20％

―

齐纳基准结电压降

±10％

―

3.防过热。

温度是影响半导体分立器件寿命的重要因素。

防过热的主要目的在于把半导体分立器件的结温控制在允许的范围内。

一般情况下，硅半导体器件的最高结温为175℃，而锗为100℃，但经常为了提高可靠性而把硅器件最高结温

定在175℃以下（甚至低到100℃）。

半导体分立器件的结温与热阻、功耗及环境温度有关。

热阻包括内热阻、外热阻和接触热阻。

内热阻取决于半

导体分立器件的设计、材料、结构和工艺，是半导体分立器件自身的属性，在产品详细规范中一般能查到。

为了合理控制外热阻及接触热阻，使用半导体分立器件时应进行可靠性热设计。

其要点如下：

（1）功率半导体分立器件应装在散热器上；

（2）散热器的表面积应满足热设计要求；

（3）工作于正常大气条件下的型材散热器应使肋片沿其长度方向垂直安装，以便于自然对流。

.散热器上有多个

肋片时，应选择肋片间距大的散热器；

（4）半导体分立器件外壳与散热器间的接触热阻应尽可能小。

实现这一要求的措施包括：

增大接触面积，接

触面保持光洁，必要时接触面可涂上导热膏或加热绝缘硅橡胶片，借助于合适的紧固措施保证紧密接触等；

（5）散热器进行表面处理（粗糙度适当并使表面呈黑色），以增强辐射换热；

（6）.对热敏感的半导体分立器件，安装时应远离耗散功率大的元器件；

（7）工作于真空环境中的半导体分立器件，散热器设计时应以只有辐射和传导散热为基础。

4.防静电。

静电放电对半导体分立器件造成的损伤往往具有隐蔽性和发展性，即静电放电造成的损伤有时难

以检查出来，但经过一定时间之后暴露，导致半导体分立器件完全失效，这一点使得防静电措施更有必要。

对于静电敏感的半导体分立器件，防静电措施应贯彻于其应用（包括测试、装配、运输和贮存等）的每一个环

节中。

5.防瞬态过载。

电子设备在正常工作或故障时，可能发生某些电应力的瞬态过载（例如启动或断开的浪涌电压、浪涌电流、感性负载反电势等）使半导体分立器件受到损伤。

为防止瞬态过载造成的损伤，可采取以下措施：

（1）选择过载能力满足要求的半导体分立器件；

（2）对线路中已知的瞬态源采取瞬态抑制措施。

例如，对感性负载反电势可采取与感性负载并联的电阻与二极管串联网络来加以抑制。

当然，如用瞬变抑制管取代一般二极管，则抑制效果更好。

（3）对可能经受强瞬态过载的半导体分立器件，应对其本身采取瞬态过载的防护措施，例如在干扰进入通路中安装由阻容元器件和箝位器件构成的瞬态抑制网络。

6.防寄生耦合。

具有放大功能的半导体分立器件组成的电路，在高频或超高频工作时，必须防止由于寄生耦合而产生的寄生振荡。

防寄生耦合可根据具体情况，采取以下措施。

（1）防电源内阻耦合。

电源内阻过大，有可能造成半导体分立器件组成的放大电路产生振荡。

防电源内阻耦合

的实施要点如下：

a.去耦电容器的容量应根据电源负载电流交流分量的大小确定。

一般情况下，电路的速度越高，它从电源所取电流的脉冲分量越大；

b.去耦电容器的品种应选择等效串联电阻和等效串联电感小的电容器，一般选择瓷介电容器中的独石电容

器，但需注意其低压失效的问题；

c.去耦电容器的安装位置应尽量靠近半导体分立器件组成的放大电路的电源引线，以减少连线电感对去

耦效果的影响；

d.应充分考虑去耦电容量增大带来的电源启动过冲电流增大的副作用。

因此必须避免不合理地增大去耦器电容

量，并在必要时采取抑制电源启动过冲电流的措施，例如使电源具有“软启动”或采用电感器或电阻器加去耦电容

器组成的“T”形滤波器。

（2）防布线寄生耦合。

造成布线寄生耦合的原因及影响耦合强度的因素如下：

a.布线电阻自耦合由半导体分立器件组成的放大电路自身的电流在自身的连线电阻上的压降造成，布线电阻互耦合由其他电路的电流在公共连线电阻上的压降造成。

布线电阻自耦合和互耦合随连线长度增加，截面积减少而增强；

b.布线电容自耦合由半导体分立器件组成的放大电路自身的交变电压通过自身两条连线之间的电容造成。

布线电容互耦合由其他电路的交变电压通过各自有关连线之间造成。

布线电容自耦合和互耦合随各自表面积增大、相互间距离减少以及介质常数增大而增强；

表3.3

二极管类型选择

应用

应用要求

选择类型

开关

箝位

－

开关二极管、整流二极管、稳压二极管或肖特基二极管

消反电势

检波

不超过

整流二极管

3kHz

整流

超过3kHz

快恢复整流二极管、开关二极管或肖特基二极管

1V以上

电压调整二极管

稳压

1V以下

正向偏置的开关二极管、整流二极管

电压基准

－

电压基准管、电压调整二极管

稳流

－

电流调整二极管

调谐

－

变容二极管

脉冲电压保

－

瞬变电压抑制二极管

护

信号显示

－

发光二极管

光电敏感

－

光敏二极管、光电池、光伏探测器

c.布线电感自耦合由半导体分立器件组成的放大电路自身的交变电流通过自感造成。

布线电感互耦合由其他

电路的交变电流通过互感形成。

布线电感自耦合和互耦合随有关连线所形成环的面积增大而增强。

在半导体分立器件选用时应注意其类型选择。

表3.3列出二极管类型选择，表3.4列出晶体管类型选择，供

选用时参考。

应用

小功率放大

功率放大

开关

光电转换放大

电位隔离

表3.4

晶体管类型选择

应用要求

选择类型

低输出阻抗（小于

1MΩ）

高频晶体管

高输入阻抗（大于

1MΩ）

场效应晶体管

低频低噪声

场效应晶体管

工作频率10kHz以上

高频功率晶体管

工作频率10kHz以下

低频功率晶体管

通态电阻小

开关晶体管

通态内部等效电压为零

场效应晶体管

功率、低频（5kHz以下）

低频功率晶体管

大电流开关或作可调电源

闸流晶体管

－

光电晶体管

浮地

光电耦合器

3.2.4电阻器选择和应用

电阻器选择一般注意下述问题。

1.电阻值。

不仅要了解生产厂家给出的电阻器的标准电阻值，还应了解工作温度，过电压及使用环境均能使阻值漂移。

对于不同结构、不同工艺水平的电阻器，电阻值的精度及漂移值都会不同。

这些影响电阻值的因素在选用时应注意。

2.额定功率。

电路设计所需电阻器的最小额定功率是另一个重要因素。

直流下功率

2，其中

I

为流经

P=IR

电阻器上的电流值。

选用电阻器的额定功率应大于这个值。

脉冲条件下和间歇负荷下能承受的实际功率应大于额定

功率，但需注意：

（1）跨接在电阻器上的最高电压不应超过允许值；

（2）不允许连续过负荷；

（3）.平均功率不得超额定值；

（4）电位器的额定功率是考虑整个电位器在电路的加载的情况，对部分加载的情况下额定功率值应相应下降。

3.高额特性。

在高频时，阻值会随频率而变化。

线绕电阻器的高频性能最差，合成电阻器次之，薄膜电阻

器具有最好的高频性能，大多数薄膜电阻器的有效直流电阻的阻值在频率高达100MHz时尚能保持基本不变，一步升高时阻值越大，频率影响也越大。

频率进

4.质量等级和质量系数。

具体产品的相应质量级别和质量系数可查阅有关标准，如对美国产品可查阅

MIL-HDBK-217，对我国产品可查阅GIB/Z299。

5.种电阻器的特点及主要选用场合。

（1）合成电阻器。

特点是价格低廉，体积小，过载能量强，但阻值稳定性差，热噪声和电流噪声均大，电

压系数和温度系数也大，主要用于初始容差不高于±5％，长期稳定性要求不高于±15％的电路中。

（2）薄膜型电阻器。

薄膜型电阻器主要包括金属膜和金属氧化膜电阻器两种，其特点是高频性能好，电流噪声低，非线性较小，温度系数小，性能稳定，缺点是功率较小。

主要用在要求高稳定、长寿命、高精度的场合，特别适用于高频应用，如高频调谐电路加载器、雷达脉冲设备等。

（3）线绕型电阻器。

特点是稳定性好，温度系数小，电压系数小，功率型的额定功率大，缺点是体积大，且不能用于高频（50kHz以上）。

（4）

压，调整

合成电位器。

价格低，但稳定性不高，可用于长期稳定性不高于±RC网络的时间常数和脉冲发生器的频率等。

20％的场合，主要用于调整晶体管偏

（5）线绕电位器。

有精密型、半精密型和功率型等数种，分别用在有精度要求或功率要求的部位。

电阻器应用一般应注意下述几个问题。

1.电阻器的安装。

（1）热设计考虑

电阻器安装时必须作下述散热考虑：

a.大型功率电阻器应安装在金属底座上，以便散热；

b.不许在没有散热器情况下，将功率型电阻器直接装在接线端或印制板上；

c.功率电阻器尽可能安装在水平位置；

d.引线长度应短些，使其和印制电路板的接点能起散热作用。

但又不能太短，且最好稍弯曲，以允许热胀冷缩，如用安装架，则要考虑其热胀冷缩的应力；

e.当电阻器成行或成排安装时，要考虑通风的限制和相互散热的影响，并将其适当组合；

f.在需要补充绝缘时，需考虑因之带来的散热问题。

2.降额应用

电阻器按其功能可分为固定电阻器、电位器、热敏电阻器等。

对于固定电阻器和电位器，影响可靠性的最重

要应力为电压、功率和环境温度。

对于热敏电阻，则主要是功率和环境温度。

因此，应对上述参数分别进行降额使用。

由于合成型电阻器为负温度和负电压系数，阻体易于烧坏，为此对其电压降额应特别注意。

各种金属膜和金属氧化膜电阻器在高频工作情况下，阻值下降，在低气压工作情况下，可承受最高工作电压减少，降额应用时应特别注意。

线绕功率电阻器可以经受比稳态工作电压高得多的脉冲电压，在使用中作相应降额。

对于电位器，应考虑随大气压力的减小，其承受最高工作电压减少，在低气压应用时应进一步降额。

一个好的电子设备设计师应明白，不同类型和不同阻值的电阻器都有使用电压的门阻值。

尽管功率降额幅度很

大（电流限小的情况下），电压高于门限值也会被烧毁。

同时，对于各种类型的电阻器，其电流也不高于其载体容限。

在降额应用电阻器时（其它电子元器件也是如此），其散热措施（本身的或外置的）也是需要考虑的因素。

大量试验证明，当电阻器降额数低于10％，将得不到预期的降额效果，失效率有所增加，电阻器降额系数以10％为可靠性减额设计的下限值。

2.防静电

容差较小（如0.1%）的金属膜电阻器易受静电损伤。

体积小、电阻率高的薄膜电阻器，静电可使其阻值发生显著变化（一般变小），温度系数也相应变化。

4.脉冲峰值电压

在脉冲工作时即使平均功率不超过额定值，脉冲峰值电压和峰值功率均不容许太高，应满足下列要求：

（1）合成电阻器峰值电压不超过额定电压的2倍，峰值功率不得高于30倍；

（2）.薄膜电阻器峰值电压不超过额定电压的1.4倍，峰值功率不超过额定功率4倍；

（3）.线绕电阻器可以经受比通常工作电压高的多的脉冲都有，但在使用中应用相应的降额。

5.辅助绝缘

当电阻器或电位器与地之间电位差大于250V时，需采用辅助绝缘措施，以防绝缘击穿。

3.2.5电容器选择和应用

电容器选择一般注意下述问题。

1.交流额定值

在交流条件下工作，要考虑以下因素：

（1）额定直流电压。

直流电压值加上交流电压峰值不得超过此值。

（2）功率损耗产生的内部温升。

此值不应使全部温升（包括环境温度影响）