实验1门电路地功能测试.docx

实验1门电路地功能测试.docx

《实验1门电路地功能测试.docx》由会员分享，可在线阅读，更多相关《实验1门电路地功能测试.docx（13页珍藏版）》请在冰豆网上搜索。

实验1门电路地功能测试

实验一门电路的功能测试

1.实验目的

（1）熟悉数字电路实验装置，能正确使用装置上的资源设计实验方案；

（2）熟悉双列直插式集成电路的引脚排列及使用方法；

（3）熟悉并验证典型集成门电路逻辑功能。

2.实验仪器与材料

（1）数字电路实验装置1台；

（2）万用表1块

（3）双列直插集成电路芯片74LS00、74LS86、74LS125各1片，导线若干。

3.知识要点

（1）数字电路实验装置的正确使用

TPE-D6A电子技术学习机是一种数字电路实验装置，利用装置上提供的电路连线、输入激励、输出显示等资源，我们可以设计合理的实验方案，通过连接电路、输入激励信号、测试输出状态等一系列实验环节，对所设计的逻辑电路进行结果测试。

该实验装置功能模块组成如图1.1所示。

图中①为集成电路芯片区，有15个IC插座及相应的管脚连接端子，其中A13是8管脚插座，A11、A12是14管脚插座，A1、A2、A3、A7、A8是16管脚插座，A4、A5是18管脚插座，A9、A14、A16、A7、A8是20管脚插座，A10、A15是24管脚插座。

根据双列直插式集成电路芯片的管脚数可以选择相同管脚数的IC插座，并将集成电路芯片插入IC插座（凹口侧相对应），可以通过导线将管脚引出的接线端相连，实现电路的连接。

图中②为元件区，有多个不同参数值的电阻、电容以及二极管、三极管、稳压管、蜂鸣器等元件可供连接电路时选择。

图中③为电位器区，有1k、10k、22k、100k、220k阻值的电位器等元件可供连接电路时选择。

图中④为直流稳压电源区，是装置部的直流稳压电源提供的+5V、-5V、+15V、-15V电源输出引脚，可以为有源集成芯片提供工作电源电压。

图中⑤为逻辑电平输入区，有8个开关S0S7，在测试电路逻辑功能时，可以提供高、低逻辑电平作为激励输入信号。

图1.2为其部原理电路。

图1.2

图中⑥为单脉冲输入区，在测试电路逻辑功能时，可以由按键手动单拍提供一个单脉冲作为激励输入信号，可以由不同端子选择正脉冲或是负脉冲。

图中⑦为可调连续脉冲输入区，在测试电路逻辑功能时，可以由该端子提供连续脉冲作为激励输入信号。

连续脉冲的频率可以通过开关Ⅰ、Ⅱ、Ⅲ档位粗调和旋钮精调来确定。

图中⑧为固定脉冲输入区，可以提供1Hz、1kHz、1MHz三组连续脉冲，作为测试电路逻辑功能时的输入激励信号。

图中⑨为电平显示输出区，有8个发光二极管D0D7,在测试电路逻辑功能时，可以作为输出部件指示输出信号的逻辑状态是高电平还是低电平。

图1.3为其部原理电路。

图1.3

图中⑩为数码段位显示输出区，有4个数码管,每个数码管的a、b、c、d、e、f、g、dp端由被测逻辑电路输出的段选信号直接驱动。

图中⑪为数码管译码显示输出区，有4个数码管,由于装置部每个数码管连接有显示译码器，所以，每个数码管的显示由被测电路输出的4位二进制代码信号驱动。

图中⑫为逻辑笔测试输出区，将被测电路的输出接至该区的测试插口，被测电路的三态输出情况可以由红、绿、黄三个发光二极管分别指示出来。

图中⑬为实验装置交流电源开关。

（2）双列直插式TTL集成电路的正确使用

74LS00、74LS86、74LS125都是具有14个管脚的双列直插式TTL集成电路。

其管脚排列顺序如图1.4所示。

引脚的识别方法是：

将集成芯片正面（有印刷的型号）对准使用者，以凹口侧小标志点“”为起始脚1，逆时针方向前数1，2，3-----N脚，其中，7号引脚为接地引脚，14号引脚为+5V电源输入引脚，其余引脚为逻辑电路输入信号、输出信号引脚，使用时根据功能查找IC手册可知各管脚功能。

例如，74LS00是四—2输入与非门，图1.5为74LS00管脚示意图。

74LS86是四—2输入异或门，图1.6为74LS86管脚示意图。

74LS125是四—三态同相输出缓冲器，图1.7为74LS125管脚示意图。

（3）各种常用门电路的逻辑符号如图1.8所示。

图1.8基本门电路逻辑符号

（4）集成电路使用注意事项.

a）TTL集成电路

i.TTL电路（OC门和三态门除外）的输出端不允许并联使用,也不允许直接与+5V电源或地线相连,否则将会使电路的逻辑混乱并损害器件。

ii.TTL电路输入端外接电阻要慎重,要考虑输入端负载特性。

针对逻辑门不同外接电阻阻值有特别要求，否则会影响电路的正常工作。

iii.多余输入端的处理：

输入端可以串入1只100Ω—10KΩ的电阻或直接接电源来获得高电平输入。

直接接地为低电平输入。

或门及或非门等TTL电路的多余输入端不能悬空,只能接地。

与门,与非门等TTL电路的多余输入端可以悬空（相当高电平）,但悬空时对地呈现阻抗很高,容易受到外界干扰，因此可将它们接电源或与其他输入并联使用,但并联时对信号的驱动电流的要求增加了。

iv.严禁带电操作，要在电路切断电源的时候拔插集成电路，否则容易引起集成电路的损坏。

b）CMOS集成电路

i.VCC接电源正极，VSS接电源负极（通常接地），不允许反接。

同样在装接电路，拔插集成电路时，必须切断电源，严禁带电操作。

ii.多余输入端不允许悬空，应按逻辑要求处理接电源或地,否则将会使电路的逻辑混乱并损害器件。

iii.器件的输入信号不允许超出电源电压围，或者说输入端的电流不得超过10毫安若不能保证这一点，必须在输入端串联限流电阻，CMOS电路的电源电压应先接通，再接入信号，否则会破坏输入端的结构，关机时应先断输入信号再切断电源。

4.实验容及要求

使用数字电路实验装置，将相应的集成芯片插入IC插座，并使用导线将门电路输入端接实验箱的逻辑开关，输出端接发光二极管LED，测试与非门、异或门、三态缓冲器的逻辑功能。

（1）验证与非门的逻辑功能。

a）选择74LS00集成电路芯片中的一个与非门，按照图1.9连接电路（注意：

按实验操作规要求，严禁带电操作）。

b）电路通电运行，验证不同输入信号下，输出信号的逻辑状态。

按表1.1分别设置输入A，B（0，1）信号，观察输出结果（看发光二极管，如灯亮为1，灯灭为0），并将实验数据填入表1.1中。

c）分析实验数据，归纳总结实验测试结果，说明与非门电路逻辑功能。

表1.1与非门电路逻辑功能测试表

输入与非门输出Q=（AB）,

A（S1）B（S2）LED灯（D0）状态逻辑值（0或1）用文字说明

0（L）0（L）

0（）1（）

1（）0（）

1（）1（）

（a）（b）

图1.9TTL与非门电路实验接线图

（2）与非门的应用一

a）选择74LS00集成电路芯片中的另一个与非门，将两个输入端短接，当一个输入端用，参考图1.10连接电路（注意：

按实验操作规要求，严禁带电操作）。

b）电路通电运行，拨动开关S3，观察输出信号逻辑状态随输入的变化，并将实验数据填入表1.2中。

分析实验现象，归纳总结实验测试结果。

表1.2与非门实现反相器（非门）电路逻辑功能测试表

输入反相器输出Q=（A）,

A=B（S3）LED灯（D1）状态逻辑值（0或1）用文字说明

0（）

1（）

c）

分析表1.1的测试结果，设计用与非门实现反相器（非门）的第二种接线方案。

图1.10TTL与非门电路实验接线图

（3）与非门的应用二

a）将上两步实验电路中的第一个与非门输出端与第二个反相器的输入端相连，如图1.11所示。

使用装置上的逻辑开关输入、LED灯逻辑电平显示输出资源进行功能验证，将实验数据记录于表1.3中。

表1.3与非门应用二电路逻辑功能测试表

输入输出Q=（（AB）’）’=AB

A（S1）B（S2）LED灯显示状态逻辑值（0或1）说明

0（）0（）

0（）1（）

1（）0（）

1（）1（）

b）合理选择数字电路实验装置中的输入、输出资源模块，设计实验方案，实现对图1.12所示输入、输出信号的验证测试。

c）将上述实验方案及测试效果写入实验报告。

（4）验证异或门的逻辑功能。

a）选择74LS86集成电路芯片中的一个异或门，进行异或门逻辑功能验证。

参照图1.9与非门实验电路，画出异或门实验电路图，并按照自己设计的实验方案连线电路（注意：

按实验操作规要求，严禁带电操作）。

b）电路通电运行，上、下拨动相应输入开关，观察不同输入信号下输出信号的逻辑状态，并将实验数据填入表1.3异或门功能验证测试表中。

c）选择合适的万用表电压档位进行量测。

测量开关信号上下拨动时的高、低电平值，测量在开关电平输入信号激励下异或门输出信号的高、低电平值，将测量结果记录补充填入表1.3。

（节点电平值：

即电气节点“对地”的电压值。

）

表1.3异或门电路逻辑功能测试表

输入异或门输出Q=AB

A（S1电平）B（S2电平）逻辑值（0或1）电平值（单位）说明

0（）0（）

0（）1（）

1（）0（）

1（）1（）

测试中万用表电压测量量程档位：

d）分析实验数据，归纳总结实验测试结果，说明异或门逻辑功能。

e）分析表1.3，将异或门的一个输入端分别接0或接1应用情况，说明这种应用下异或门实现的输入、输出之间的逻辑变换功能。

（5）三态门功能验证

a）74LS125是一个部集成了4个三态同相缓冲器的集成电路芯片，其部逻辑及管脚分配如图1.7所示。

选择74LS125集成电路芯片中的1个三态同相缓冲器，按照图1.13连接电路（注意：

按实验操作规要求，严禁带电操作）。

b）电路通电运行，首先，拨动开关S1至“H”，随后上、下拨动开关S2，观察并记录LED灯的逻辑状态;然后，将开关S1拨至“L”，随后上、下拨动开关S2，观察并记录LED灯的逻辑状态。

将实验数据填入表1.4中。

c）总结归纳三态同相缓冲器的三个输出状态以及同相输出的含义。

图1.13

表1.4三态同相输出缓冲器逻辑功能测试表

输入输出Q

A（S1）B（S2）LED灯（D0）状态逻辑值（0或1）说明

1（H）0（L）

1（H）

0（L）0（L）

1（H）

（6）三态门应用

a）使用一片74LS125部的3个三态门接成图1.14所示电路。

3个三态门的控制端分别由是S1、S2、S3控制，数据输入端分别接连续脉冲信号、+VCC（+5V）以及接地，将3个三态门输出端短接，实现一个输出。

b）根据三个开关不同状态观察指示灯的变化，按照表1.5记录实验数据。

c）分析实验数据，总结归纳三态门输出短接正常应用时S1、S2、S3控制信号的组合情况。

图1.14

表1.5三态门应用测试表

输入信号

输出

A1

A2

A3

S1

S2

S3

LED状态

逻辑值

0（地）

1（+5V）

连续脉冲

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

5.预习要求

（1）认真阅读实验讲义容

（2）查阅74LS00\74LS86\74LS125器件手册

（3）画好进行实验用各芯片管脚图，实验接线图。

（4）画好实验用记录表格。

6.实验报告要求

（1）分析、整理实验表格，总结归纳实验结果。

（2）分析总结与非门、异或门、三态门功用及正确的使用方法。

（3）回答思考题。

7.思考题

（1）如果与非门的一个输入端接连续时钟脉冲，那么：

（a）其余输入端是什么状态时，允许脉冲通过?

脉冲通过时，输出端波形与输入端波形有何差别?

（b）其余输入端是什么状态时，不允许脉冲通过?

这种情况下与非门输出是什么状态?

（2）TTL集成电路电源电压VCC应该多少？

（3）几个三态门的输出端是否允许短接?

有没有条件限制?

应注意什么问题?

（4）要使一个异或门实现非逻辑，电路将如何连接，为什么说异或门是可控反相器？