Cortex系列M1M2M3M4对比.docx
《Cortex系列M1M2M3M4对比.docx》由会员分享，可在线阅读，更多相关《Cortex系列M1M2M3M4对比.docx（13页珍藏版）》请在冰豆网上搜索。
Cortex系列M1M2M3M4对比
Cortex-M系列针对成本和功耗敏感的MCU和终端应用（如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。
.
比较Cortex-M处理器
Cortex-M系列是适用于具有不同的成本、功耗和性能的一系列易于使用的兼容嵌入式设备（如微控制器（MCU））的理想解决方案。
每个处理器都针对十分广泛的嵌入式应用范围提供最佳权衡取舍。
“8/16
应用
位”
“8/16位”应
用
“16/32
应用
位”
“32位/DSC”
应用
低成本和简单
性
低成本，最佳能
效
高性能，
通用
有效的数字信号
控制
20~50M
工作
20~50M工作频
32~100M
工作
80~204M工作频
频率
频率
冯诺依曼结构冯诺依曼结构哈佛结构哈佛结构
关于Cortex-M4与Cortex-M3的区别，：
M4不是用来取代M3的，它只是多了浮点运算功能。
如果你不需要浮点DSP,M3就足够了
Cortex-M系列处理器都是二进制向上兼容的，这使得软件重用以及从一个Cortex-M处理器无缝发展到另一个成为可能。
Cortex-MO
FPGALowCostMCUHighPerformanceMCU
MCortex-M技术
CMSIS
ARMCortex微控制器软件接口标准（CMSIS）是Cortex-M处理器系列的与供应商无关的硬件抽象层。
使用CMSIS,可以为接口外设、实时操作系统和中间件实现一致且简单的软件接口，从而简化软件的重用、缩短新微控制器开发人员的学习过程，并缩短新产品的上市时间。
深入：
嵌套矢量中断控制器（NVIC）
NVIC是Cortex-M处理器不可或缺的部分，它为处理器提供了卓越的中断处理能力。
Cortex-M处理器使用一个矢量表，其中包含要为特定中断处理程序执行的函数的地址。
接受中断时，处理器会从该矢量表中提取地址。
为了减少门数并增强系统灵活性，Cortex-M处理器使用一个基于堆栈的异常模型。
出现异常时，系统会将关键通用寄存器推送到堆栈上。
完成入栈和指令提取后，将执行中断服务例程或故障处理程序，然后自动还原寄存器以使中断的程序恢复正常执行。
使用此方法，便无需编写汇编器包装器了（而这是对基于C语言的传统中断服务例程执行堆栈操作所必需的），从而使得应用程序的开发变得非常容易。
NVIC支持中断嵌套（入栈），从而允许通过运用较高的优先级来较早地为某个中断提供服务。
在硬件中完成对中断的响应
Cortex-M系列处理器的中断响应是从发出中断信号到执行中断服务例程的周期数。
它包括：
检测中断
背对背或迟到中断的最佳处理（参见下文）
提取矢量地址
将易损坏的寄存器入栈
跳转到中断处理程序
这些任务在硬件中执行，并且包含在为Cortex-M处理器报出的中断响应周期时间中。
在其他许多体系结构中，这些任务必须在软件的中断处理程序中执行，从而引起延迟并使得过程十分复杂。
NVIC中的尾链
Hlgh«st
IR01
IRO?
在背对背中断的情况下，传统系统会重复完整的状态保存和还原周期两次，从而导致更高的延迟。
Cortex-M处理器通过在NVIC硬件中实现尾链技术简化了活动中断和挂起的中断之间的转换。
处理器状态会在比软件实现时间更少的周期内自动保存在中断条目上并在中断退出时还原，从而显著提升低MHz系统的性能。
NVIC对迟到的较高优先级中断的响应
HlghMt.
IROt
IRQ?
%Cydm
如果在为上一个中断执行堆栈推送期间较高优先级的中断迟到，NVIC会立即提取新的矢量地址来为挂起的中断提供服务，如上所示。
Cortex-MNVIC对这些可能性提供具有确定性的响应并支持迟到和
抢占。
NVIC进行的堆栈弹出抢占
2adMU•叩（112€ycl«OTallChaining
同样，如果异常到达，NVIC将放弃堆栈弹出并立即为新的中断提供服务，如上所示。
通过抢占并切换到第二个中断而不完成状态还原和保存，NVIC以具有确定性的方式实现了缩短延迟。
二、为什么选择
1＞为什么选择Cortex-MO
能耗最低的最小ARM处理器
Cortex-MO的代码密度和能效优势意味着它是各种应用中8/16位设备的自然高性价比换代产品，同时保留与功能丰富的Cortex-M3处理器的工具和二进制向上兼容性。
超低的能耗
Cortex-MO处理器在不到12K门的面积内能耗仅有85口W/MHz
（毫瓦），所凭借的是作为低能耗技术的领导者和创建超低能耗设备的主要推动者的无与伦比的ARM专门技术。
简单
指令只有56个，这样您便可以快速掌握整个Cortex-MO指令集（如果需要）；但其C语言友好体系结构意味着这并不是必需的。
可供选择的具有完全确定性的指令和中断计时使得计算响应时间十分容易。
优化的连接性
设计为支持低能耗连接，如BluetoothLowEnergy（BLE）>IEEE和Z-wave,特别是在这样的模拟设备中：
这些模拟设备正在增加其数字功能，以有效地预处理和传输数据。
2、为什么选择Cortex-M3
提供更高的性能和更丰富的功能
于2004年引进、最近通过新技术进行了更新并更新了可配置性的Cortex-M3,是专门针对微控制器应用开发的主流ARM处理器。
性能和能效具有高性能和低动态能耗，Cortex-M3处理器提供领先的功效：
在90nmG基础上为DMIPS/mW。
将集成的睡眠模式与可选的状态保留功能相结合，Cortex-M3处理器确保对于同时需要低能耗和出色性能的应用不存在折衷。
全功能
该处理器执行Thumb9-2指令集以获得最佳性能和代码大小，包括硬件除法、单周期乘法和位字段操作。
Cortex-M3NVIC在设计时是高度可配置的，最多可提供240个具有单独优先级、动态重设优先级功能和集成系统时钟的系统中断。
丰富的连接
功能和性能的组合使基于Cortex-M3的设备可以有效处理多个I/O通道和协议标准，如USBOTG（On-The-Go）o
3、为什么选择Cortex-M4
目标用用：
专门面向电动机控制、汽车、电源管理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案。
曾获大奖的高能效数字信号控制
Cortex-M4提供了无可比拟的功能，以将32位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。
易于使用的技术
Cortex-M4通过一系列出色的软件工具和Cortex微控制器软件
接口标准（CMSIS）使信号处理算法开发变得十分容易。
三、规范
1、M0
ARMCortex・MO功能
Cortex-MO
库系结构
ARMvaM（冯尚淳）
SA支持
numb®/Thumb2技木’
管道
3阶段
Dhrystone
09DMIPS/MHz
卬断
NMI+15132个物理中断
中新延迟
16个周期
睡眠模苴
集成的WFI和WFE指令
睡眠和深度匪联信号
随电源管理工具包提供的可选保密模式
增强的指令
单周期（32\32）乘法
调试
JTAG或里立绫遇其靖口
ARMCortex-MO处理器执行Thumb指令集，包括少量使用Thumb-2技术的32位指令。
这是ARMCortex-M3和ARMCortex-M4支持的指令集的二进制向上可兼容子集。
2、M3
体系结构
ARMV7-M（哈佛）
ISA支持
IDU!
PD?
，.Tn则殳2
管道
3阶段4分支预测
Dhrystone
1.25DMIPS/MH乙
内存保护
带有子区域和后台区域的可选8区域MPU
中断
不可屏蔽的中断（NMI）十1至"240个物理中断
中断延迟
12个周期
中斯间延迟
6个周期
中斯优先级
8到256个优先级
唤窿中断控制器
最多240个唤醒中断
集成的WFI和WFE指令和“退出时睡眠”功能。
睡眠模式睡眠和深度睡眠信号。
随ARM电源管理工具包提供的可选保留模式
位操作集成的指令和位段
噜强的指令硬件除法（2-12个周期）和单周期（32X32）乘法。
调试可选JTAG和串行线调试端口。
最多8个断点和4个检测点。
跟踪可选指令跟踪（ETM＞数据跟踪（DWT）和测量跟踪（ITM）
Cortex-M3性能、功率和面积
工艺
TSMC180nmG
TSMCSOnmG
优化类型
速度优化
面积优化
速度优化
面积优化
标准单元库
ARMSC7
ARMSC7
ARMSC9
ARMSC9
性能（DMIPS总计）
125
75
340
75
频率（MHz）
100
50
275
50
功效（DMIPS/mW）
3.75
6.25
待定
12.5
面积（mm2）
0.37
0.25
0.083
0.047
内核面积、频率范围和功耗取决于工艺、库和优化。
上面引用的数字是使用通用TSMC工艺技术和ARM物理IP标准单元库和RAM的合成核心的说明。
面积数字包括CM3Core、嵌套向量中断控制器（NVIC）和总线矩阵，但不包括可选组件（包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和跟踪端口接口单元）。
速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷。
面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷。
3、M4
体系结构
ARMv7E-M（Harvard）
ISA支持
Thumb®/ThumQ二2
DSP扩展
单周期1&32位MAC
单周期双16位MAC
&16位SIMD运售
硬件除法（2-12个周期）
浮点单元
单精度浮点单元
符合IEEE754
管道
3阶段十分支预测
Dhrystone
1.25DMIPS/MHZ
内存保护
带有子区域和后台区域的可选8区域MPU
中断
不可屏谢1的中断（NMI）+1到240个物埋中断
中断延迟
12个周期
中断间延迟
6个周期
中断优先缓
8到256个优先级
唤醒中断控制器
最多240个唤醒中断
睡眠模式
集成的WFI和WFE指令和“退出时睡眠”功能。
睡眠和深度睡眠信号。
随ARM电源管理工具包提供的可选保留模式
位操作
集成的指令和位段
调试
可选JTAG和里红卷强笆端口。
最多8个断点和4个检测点。
跟踪
可选指令跟跟,代工叫、数据跟踪（DWT）和测量跟踪（ITM）
Corwx・M4性能、功耗和面积
工艺
65nm低功耗工艺
优化类型
速度优化
面积优化
标准单元库
ARMSC12
ARMSC9
性能（DMIPS总计）
375
185
糠率（MHZ）
300
150
功效（DMIPS/mW）
24
38
面积（mm2）
0.21
0.11
FPU面积（如果包括）（mn?
）
0.08
0.06
内核面积、频率范围和功耗取决于工艺、库和优化。
上面引用的数字是使用低功耗工艺技术和ARM物理IP标准单元库和RAM的合成内核的说明。
面积数字包括中央内核（包括DSP扩展、嵌套矢量中断控制器（NVIC）和总线矩阵），但不包括可选组件（包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和TracePortIinterfaceUnit。
速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷。
面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷。
以下的一点为M4页面特有的介绍:
系统IP
系统IP组件对于在芯片上构建复杂的系统至关重要，通过利用系统IP组件，开发人员可以显著缩短开发和验证周期，从而节省成本并缩短产品的上市时间。
说明
AMBA总线
系统IP组件
AMBA设计工具包（ADK）
AHB
ADK
AMBADMA控制器
AHB
DMA控制器・■■,・■•・••••■■■■・■■■•••••■•・••••••
物理IP
ARM@^gIP平台提供工艺优化的IP.以进行C0FtexW4处理器的同类最佳实现。
斑鱼里如茎arm标准单元库在多种不同的冲.系结构中可用,支持一个适用于所有设计类型的、十分「泛的性能范围,设计
展5人吕可以选择不同的库，并的寸波度、功耗和磁面积优化其设计
•••••••••••
内存编逢器一系列通过硅验证的SRAM.寄存器文件和ROM内存编忌器，适用于从性甫绕竟应用到成本勖感和低功率应
和寄存器用的各种设计.
为符合不断变化的系统体系结构和标准而设计的一系列硅验证挎口IP。
通用I/O、专用1.0s高读DDR和串行按匚已经过优化，可通过较少的引脚放提供较高的放据吞吐量注
注：
以上内容摘自目前部分主流厂家的产品介绍:
德州仪器：
1、LM3Sxxxx系列（M3）
2、LM4Fxxxx系列（M4）
意法半导体:
1、STM32
FOxx
系列（MO
48MHZ）
2、STM32Lxxx系列（M332MHZ）
3、STM32F1xx系列（M372MHZ）
4、STM32F2xx系列（M3120MHZ）
5、STM32F4xx系列（M4168MHZ）
NXP:
1、LPC11xx
LPC12xx系列（MO）
2、LPC13xx
LPC17xxLPC18xx系列（M3）
3、LPC43xx
系列（M4）
飞思卡尔:
1、Kinetis
L系列（M0+）
2、Kinetis
X系列、K系列（M4）
Atmel:
1、SAM3S/U/N系列（M3）
2、SAM4S系列（M4）
3、SAM7xxxx系列（ARM7）
4、SAM9xxxx系列（ARM9）
英飞凌：
1、XCM4000系列（M4,是英飞凌第一次推出ARM架构的MCU）
富士通：
1、FM3家族（M3）
SILICONLABS:
1、SiM3C1xx（80MHZ）系列（M3）2、SiM3U1xx（80MHZUSB）系列（M3）
升级会员 