3数字钟设计报告课案.docx
《3数字钟设计报告课案.docx》由会员分享，可在线阅读，更多相关《3数字钟设计报告课案.docx（19页珍藏版）》请在冰豆网上搜索。
3数字钟设计报告课案
实验报告
实验课程：
电子线路设计与测试
学生姓名：
杜靖瑄
学号：
6102213915
专业班级：
通信133班
指导老师：
赵安
实验一、数字钟
目录
一、绪论……………………………………………………………………………3
课程认知……………………………………………………………………3
设计任务……………………………………………………………………3
功能要求……………………………………………………………………3
二．原理设计………………………………………………………………………4
1．总体方案………………………………………………………………4
2．单元电路设计………………………………………………………………4
1）震荡、分频电路…………………………………………………………6
2）时间计数单元……………………………………………………………7
3）校时控制电路单元………………………………………………………9
4）数码显示电路……………………………………………………………10
5）整点报时电路……………………………………………………………10
3．总体电路……………………………………………………………………10
三．仿真调试………………………………………………………………………11
四．总结……………………………………………………………………………12
附录…………………………………………………………………………………13
参考文献……………………………………………………………………………15
一、绪论
1.1课程认知
数字钟是采用数字电路实现对时、分、秒，数字显示的计时装置。
早已成为人们日常生活中不可少的必需品，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展，数字钟的设计已经是个课程的基础。
由电子电路实现一个自动数字钟，完成秒分时自动调节及其相关功能，加强学生手动实践能力成为合适首选的方案之一。
数字钟是现代计时器，也可用作时间控制的时钟源。
数字钟由于其具有走时准，显示直观，款式新颖，附加功能多等优点而受到人们的欢迎。
设计一个具有整点报时，可对时的数字钟。
由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
如闹铃、按时自动打铃、等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
以数字电子为基础，分别对1S时钟信号输出、秒计时显示、分计时显示、小时计时显示、整点报时等进行设计，然后将它们组合，来完成功能。
并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。
电路主要使用集成计数器，例如74LS161，译码集成电路，例如74LS48，数码管，分频器电路，及各种门电路和基本的触发器等，方便快捷，很适合在日常生活中使用。
1.2设计任务
设计一个数字钟，数字钟具有基本记时和校时功能。
以数字形式显示时、分、秒的时间和校时功能。
在电路中，其要用到振荡电路提供的1Hz脉冲信号。
在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。
要用数码管显示时、分、秒，各位均为两位显示。
实验设计目的：
掌握各芯片的逻辑功能及使用方法；掌握数字钟的设计方法和计数器相互级联的方法；进一步掌握数字系统的设计和数字系统功能的测试方法；熟悉集成电路的使用方法。
1.3功能要求
设计一个高精度、高稳定度的时钟信号源。
用秒脉冲作信号源，数字钟具有显示时、分、秒的24小时制功能和显示星期的功能。
数字钟具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
计时过程具有整点报时功能。
可设定夜间某个时段不报时，上电后从“00：
00”开始显示。
二、电路设计
2.1设计方案
根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图1所示。
由图1可知，电路的工作原理是：
振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。
计数器的输出经译码器送显示器。
计时出现误差时电路进行校时、校分、校秒。
时显示器分显示器秒显示器
时译码器分译码器秒译码器
时计数器分计数器秒计数器
校时电路
振荡器分频器
2.2单元电路设计
数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。
在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。
下面总体进行各个部分介绍。
1.振荡电路
用555定时器构成多谐振荡器，输出稳定的调频脉冲，作为时间基准。
振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号。
振荡频率的精度和稳定度决定了数字钟的质量。
图采用集成电路555定时器与RC组成T=10ms的多谐振荡器。
输出的脉冲频率为f=100HZ,周期。
振荡器的稳定度及频率的精确的决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
一般来说，振荡器的频率越高，计数精度越高。
常取晶振的频率为32768HZ，因其内部有15集2分频集成电路，所以输出端正好可得到1HZ的标准脉冲。
2.分频器电路
分频器电路将555产生的100hz方波信号经2次10分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器74LS160
3.计数器电路
计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成。
有了时间标准“秒”信号后，就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数器。
其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。
将这些计数器适当连接，就可以构成秒、分、时的计数，实现计时功能。
4.译码显示电路
译码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。
在译码显示电路输出信号的驱动下，显示出清晰、直观的数字符号。
译码显示电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
5.校时电路
实际的数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。
因此，电路中就应该有校准时间功能的电路。
6.报时电路
当数字钟显示整点时，应能报时。
要求当数字钟的“分”和“秒”计数器计到59分59秒时，正好报整点。
2.2.1振荡电路、分频电路
数字电路中的时钟是由晶体振荡器产生的，振荡器是数字钟的核心。
振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。
它利用某种反馈方式产生时钟信号。
对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。
方案一：
采用集成定时电路555与RC组成的多谐振荡器，该振荡器的频率为，其中调整R１，Ｒ2与C可让振荡器输出1K赫兹的信号再经分频得到1赫兹的秒钟信号。
方案二：
采用晶体振荡器电路，常取晶振的频率为32768Hz，因此需要外加15级2分频电路就可以正好得到1Hz的标准脉冲。
方案比较：
555定时器构成的多谐振荡器与迟滞比较器虽然构成简单但是稳定度与精确度都不高，且不易与调试，而晶振不但具有其它方案的优点：
构成简单，而且稳定度与精确度高。
实验中，老师希望我们了解和熟悉555定时器的应用，因此本次设计，应用555定时器设计振荡电路。
原理图如下图所示：
分频电路
分频电路是有计数器74LS160来实现的，经过两次十分频，将100hz频率转换为1hz标准秒频率。
2.2.2时间计数单元
计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和“23翻0”计数电路实现的。
数字钟的计数电路的设计可以用反馈清零法。
当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。
以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
所以下面介绍“60进1”和“24进1”计数原理
模60计数：
需要两片161，一片作为分或秒的个位，一片作为分或秒的十位。
个位要构成模10计数器，我这里是利用了置位端，当计数到9的时候置数0。
十位要构成模6计数器，我这里是利用了清零端，当计数到6时实现清零。
然后需要构建个位向十位的进位，对个位LD非取非然后接十位的EP端。
模24计数：
时个位是十进制，而十位是三进制。
个位同理分秒的个位。
当十位为2，个位到4时使个位十位同时清零。
2.2.3校时电路的设计
校时电路的作用是：
当数字钟接通电源或者出现误差时，校正时间。
校时是数字钟应具有的基本功能。
一般电子表都具有时、分、秒等校时功能。
为了使电路简单，在此设计中只进行分和小时的校时。
该校时控制电路能实现对时部分的校时工作，当按BUTTON时，相当于人为的给计数器脉冲信号。
其中或门的作用较为关键，无论是否有校时，都不影响分对时的进位。
2.2.4译码和显示电路
可以用译码器加数码管连接构成。
其实我们可以看到这里为共阴极大数码管，在数码管下接200Ω电阻再连接到74ls48译码器。
2.2.5整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号，即发光二极管发光。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号，红色发光二极管发出红光。
2.3完整的原理图
综合上述原理，我们把相关元器件按照一定顺序连接起来，完整原理图如下图：
三、仿真调试
在这里使用multisim，根据原理图绘制仿真图进行仿真。
模拟数字钟的运行。
仿真图如下：
1．检查电路
2.数码管引脚对应的电位图
3.按功能模块分别调试
4.总体调试
四、总结
本次实验，让我们充分掌握了multisim、protel的基本使用方法，熟悉了操作环境，为今后的仿真和制板打下了基础。
同时，让我们回顾了计数器、555定时器、译码器等芯片的功能和设计方法。
在设计中遇到的问题：
1、
刚开始设计的60计数器，工作前必须手动调一次零才可以，否则一上电十位就会直接出现1。
这是因为我的个位计数器在0000时会给十位一个进位脉冲。
后来我改变了设计的电路，让个位在9变0的瞬间给十位一个进位脉冲，同时改变了到59时的清零方法。
下图为之前不完美的设计电路。
2、在24计数器的设计时，最原始的第一种设计方案无法行得通。
原因是有进位脉冲，但是CLK没有上升沿无法触发。
也是进行了尝试，改进再尝试才完成了设计方案。
对电路的设计，是整个实验的关键，我吸取了教训也得到了经验。
在仿真过程中遇到了一些问题：
1、译码器74LS48直接接数码管是无法进行仿真的，必须在其之间加上电阻才可以正常仿真
2、在仿真过程中为了更快看到结果，我用函数信号发生器给脉冲进行测试，发现每到24和60时24和60都是先闪现一下才清零。
我认为这和延时、频率之间不同步等原因有关，并且询问了老师，老师说在实际中这种现象很快人是察觉不到的，不影响电子表的使用，理论上和实际上都完全成立，我才放心了。
总的来说，这次实验锻炼了我们的综合能力，为之后的学习打下了坚实的基础。
附录：
1.元器件种类及个数
芯片数码显示器7SEG6个
译码器74LS486个
计数器741616个
芯片74LS003个
芯片74LS021个
芯片74LS041个
芯片74LS1602个
555定时器1个
电阻R4个
电容C4个
按键2个
导线若干
2.部分芯片的引脚图
1．译码器（74ls48）
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
0
X
X
X
X
X
X
1
1
1
1
1
1
1
8
灭零
1
0
X
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
X
X
X
X
显示LE=0→1时数据
译
码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
1
1
1
0
1
1
1
0
0
0
1
0
1
0
1
0
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
1
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
1
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
1
1
1
1
9
2．计数器（74ls161）
74ls161引脚图
输入
输出
CP
D
C
B
A
清零
X
0
X
X
X
X
X
X
X
0
0
0
0
0
送数
↑
1
0
X
X
d
c
b
a
d
c
b
a
0-1
计数
↑
1
1
1
1
X
X
X
X
二进制计数
保持
X
1
1
0
1
X
X
X
X
不变
保持
X
1
1
1
0
X
X
X
X
不变
4、共阴极七段数码管
数码管引脚图
参考文献：
【1】康光华，陈大钦，电子技术基础模拟部分（第四版），北京：
高等教育出版社，2006
【2】华永平，陈松，电子线路课程设计——仿真、设计与制作，南京：
东南大学出版社，2002
【3】华容茂，邵晓根，左全生，电路与模拟电子技术教程，北京：
电子工业出版社，2000
升级会员 