《计算机组成与结构》考试纲要.docx

《计算机组成与结构》考试纲要.docx

《《计算机组成与结构》考试纲要.docx》由会员分享，可在线阅读，更多相关《《计算机组成与结构》考试纲要.docx（7页珍藏版）》请在冰豆网上搜索。

《计算机组成与结构》考试纲要

《计算机组成与结构》考试纲要

第一章绪论

1.掌握计算机系统主要组成结构P7

运算器存储器适配器控制器总线和输入输出设备

2.掌握计算机系统层次结构P14

1，微操作设计级，2，一般机器级，3操作系统级，4汇编语言级，5高级语言级

3.掌握控制器是如何区分指令字和数据字的？

P10

指令周期读取的信息流叫做指令流，流向控制器

执行器周期读取的信息流叫做数据流，流向运算器

4.了解冯.诺依曼和哈佛结构P10

数据和操作指令存在同一个存储器的结构叫冯.诺依曼

数据和指令存在不同的存储器的结构叫做哈佛结构

5.掌握系统总线的作用P11

总线是计算机系统的骨架，是多个系统部件进行数据传输的公共通路

第二章运算方法与运算器

6.掌握定点数（纯小数，纯整数P16），浮点数的数据格式（尾数、阶码、数符，阶符P17）及数的机器码表示方法～（原码、补码、移码、反码P20-22等）

定点数=纯小数+纯整数；纯小数范围0<=|x|<=1-2^（-n）

纯整数范围0<=|x|<=2^n-1

浮点数的表示格式：

N=2^e.M

原码：

不变，增加符号位（整数+0，负数+1）

反码：

符号位不变，其余取反

补码：

反码最后一位+1

移码：

2^k+e（k为阶码位数）

7.掌握定点数P26、浮点数的运算方法P52及溢出检测方法（双符号位法和单符号位法P29-30相关异或电路）（已看书）

8.掌握IEEE754对浮点数的规定（由于阶码用移码表示，所以没有阶符，指数e与阶码E的关系，浮点数规格化表示1.M）P17-18

32位浮点数：

E：

30~23共8位M：

22~0共23位

64位浮点数：

E：

62~52共11位M：

51~0共52位

9.阶码为什么用移码表示？

P17

移码方法对两位指数大小的比较和对阶操作比较方便，因为阶码域值大的其指数值也大。

10.掌握1位全加器FA的逻辑表达式及相关电路P31

11.掌握n位行波进位的补码加减器的电路工作机制P31

12.掌握两种乘法器（加-移位、并行阵列）的特点P32

13.掌握带求补级的阵列乘法器的工作机理P35

因为数以补码形式存储，所以需要求补器将其转换成原码相乘，再用求补器将结果转换成补码存储。

14.掌握定点运算器的基本结构P50

运算器包括ALU，阵列乘法器，寄存器，多路开关，三态缓冲器，数据总线等逻辑部件。

单总线结构的运算器：

操作速度较慢，控制电路比较简单

双总线结构的运算器：

两个操作数同时加到ALU进行运算，只需要一次操作控制，而且马上就可以得到运算结果。

三总线结构的运算器：

两个输入端分别有两条总线供给，而ALU的输出则与第三条总线相连。

第三章内部存储器

15.存储器的分级结构特点，为什么要分级？

P65

分级：

高速缓冲存储器，主存储器，外存储器

特点：

成本低，速度快

分级原因：

cache主要强调快速存取，以便存取速度和cpu运算速度相当，外存储器强调大的存储容量，以满足存储器大容量存储的要求；主存储器介于cache与外存之间，要求取适当的存储容量和存取周期，使他能容纳系统的核心软件和更多的应用程序。

16.掌握正确的读写时序P69（例题）

写入存储器的时序信号必须同步。

17.掌握存储器与CPU的连接方法P72

18.掌握提高存储效率的方法（FPM,CDRAM,SDRAM）以及并行存储器（双端口存储器-空间并行，多模块交叉存储器-流水时间并行）

FPM:

快速页模式动态存储器根据程序的局部性原理实现的

CDRAM：

带高速缓冲存储器的动态存储器，在DRAM中集成了一个小容量的SRAM，从而提高了性能

SDRAM：

同步型动态存储器，操作要求与系统时钟同步，他与cpu的数据交换同步于外部的系统时间信号，并以cpu/存储器总线的最高速度运行，而不需要插入等待状态

19.掌握Cache的基本原理P90

Cache读出时间比从主存中多出的时间少。

存储系统是模块化的，主存中每个8K模块和容量16字的cache相联系。

Cache分为4行，每行4个字。

分配给cache的地址存放在一个相连存储器CAM中，它是按内容寻址的存储器。

当cpu执行访存指令时，就把所要访问的字的地址送到CAM中，如果没有在cache中，则会将其从主存传送到cpu。

同时，把包含的由前后相继的4个字组成的数据发送到cache，替换cache里使用最少的一行数据。

20.掌握Cache的替换策略及写操作策略P97-98

21.掌握Cache地址映射方式特点（全相联、直接映射、组相联）P91-95

第四章指令系统

22.为什么会出现从CISC到RISC的转变？

P114

23.掌握指令操作码的作用P116

表示该指令进行什么样的操作，例如加、减、乘、除、取数、存数等。

不同的指令用操作码字段的不同编码来表示，每一种编码代表一种操作码

24.掌握指令地址码的特点：

一地址指令的另一操作数隐含。

三种二地址指令类型：

SS,RR,RS特点P117

一地址指令：

只有一个地址码，他指定一个操作数，另一个操作数十隐含的。

例如累加

二地址指令：

有两个地址码字段A1和A2.分别指明参与操作的两个数在内存或运算器中通用寄存器的地址。

SS：

存储器-存储器型指令：

参与操作的数都放在内存里。

需要多次访问内存。

速度最慢。

RR：

寄存器-寄存器型指令：

从寄存器里取操作数，然后将结果放另一寄存器。

速度很快，不需要访问内存。

RS：

寄存器-存储器型指令：

既要访问内存单元，又要访问寄存器

25.指令字长与机器字长的关系（单字长，双字长，半字长指令）P118

指令字长度：

一个指令的二进制位数

机器字长：

计算机能直接处理的二进制数据的位数

单字长指令：

指令字长度=机器字长度

双字长指令：

指令字长度=2个机器字长度

半字长指令：

指令字长度=半个机器字长度

26.指令的两种寻址方式：

顺序寻址和跳跃寻址P123

顺序寻址方式

跳跃寻址方式

27.寻址指令格式：

P124

操作码

OP

变址

X

间址

I

形式地址

A

28.基本寻址方式P124表的含义（理解有效地址EA和形式地址的概念），常见的三种偏移寻址：

相对寻址、基址寻址、变址寻址P125-127

相对寻址，基址寻址，变址寻址

29.掌握操作数类型P122

地址数据，数值数据，字符数据，逻辑数据

30.典型指令的分类：

数据处理、数据存储、数据传送、程序控制（转移指令）P130

数据处理、数据存储、数据传送、程序控制

第五章中央处理机

31.CPU的基本功能：

指令控制、操作控制、时间控制、数据加工P139

指令控制、操作控制、时间控制、数据加工

32.控制器组成（PC、IR、指令译码器、和控制器）及功能P139

程序控制器，指令寄存器，指令译码器，时序发生器，操作控制器组成

功能：

1.从指令cache中读取一条指令，并将下一条指令放到cache指定的位置

2.将指令译码或者测试，并产生相应的操作，以便启动规定的动作

3.控制cpu，cache，和输入输出设备的数据流动的方向

33.运算器组成（ALU、通用寄存器、数据缓冲寄存器DR和状态寄存器PSW）及功能P140

算术逻辑单元、通用寄存器、数据缓冲寄存器、状态寄存器

功能：

1.执行所有的算术运算

2.执行所有的逻辑运算，并进行简单是逻辑测试，如零值测试或数值的比较

34.CPU六类寄存器的功能P140-141

数据缓冲寄存器：

1，作为ALU和通用寄存器之间信息传送中时间上的缓冲。

2.补偿cpu，内存和外部设备在操作速度上的差别

指令寄存器：

保存当前正在执行的指令

程序计数器：

确定下一条指令的地址，使程序连续的执行下去

数据地址寄存器：

保存当前cpu访问的数据cache存储器单元的地址

通用寄存器：

当算术逻辑单元执行算术或者逻辑运算时提供的工作区

状态字寄存器：

保存各种由算术指令或逻辑指令或测试结果建立的各种结果条件代码，也保存中断和系统工作状态等，以便cpu和系统能了解机器运行状态和程序运行状态。

35.指令周期、CPU周期（机器周期）、T周期（节拍脉冲）关系P142图5.3

指令周期：

cpu读取并执行一条指令的时间

Cpu周期：

在内存中读取一条指令字的最短时间

T周期：

节拍脉冲，处理操作的基本单位

36.掌握CPU模型及典型指令的运行过程分析

37.掌握机器指令、微指令、微操作等基本概念P156

机器指令：

介于微指令和宏指令之间的

微命令：

控制部件通过控制线向执行部件发出的各种命令

微指令：

一组实现一定操作功能的微命令的组合

微操作：

执行部件接收微命令后所进行的操作

38.掌握微程序控制器的设计思路和方法（看实验）

39.掌握微地址形成的方法（看实验）

40.掌握硬连接控制器的设计方法P167

41.掌握并行处理技术：

时间并行，空间并行、时间+空间并行P168

时间并行，空间并行、时间+空间并行

42.掌握流水线中的主要问题及解决方法：

资源相关（访问相同部件，解决方法：

停一拍再启动或增加资源）、数据相关（读写冲突：

写后读、读后写、写后写，解决方法：

“向前”或称为定向传送技术？

）、控制相关（转移指令引起。

解决方法：

延迟转移法或转移预测法）P171-172

资源相关：

访问相同部件，（停一拍再启动或增加资源）

数据相关：

读写冲突（设置若干个结果缓冲寄存器）

控制相关：

转移指令引起（延迟转移法或转移预测法）

第六章总线系统

43.掌握总线的分类及一个单处理器中的总线种类p185

总线：

内部总线、系统总线和I/O总线

44.了解总线上信息传送的方式（串行、并行、分时传送）

串行传送、并行传送、分时传送

45.了解总线仲裁的方式:

集中仲裁（链式查询、计数器定时查询、独立请求）和分布式仲裁P194-196

集中式仲裁：

链式查询，计数器定时查询，独立请求

分布式仲裁

第八章输入输出系统

46.掌握CPU管理外设的几种方式（程序查询、程序中断、DMA、通道）

程序查询，程序中断，DMA，通道

47.两种设备编址的特点（统一编址、单独编址）P237

统一编址：

不需要专门的I/O指令组

单独编址：

访问I/O设备有专门的I/O指令组

48.掌握中断的作用、工作原理和工作流程,中断应面对的四个问题及解决方法P241

作用：

使cpu暂停运行主程序，并自动转移到该设备的中断服务程序。

提供系统的效率

工作原理：

49.掌握DMA的作用及工作原理（传送前预处理、传送、后处理）

DMA是一种高速的

50.掌握DMA的三种传送方式（停止CPU访问内存、周期挪用、DMA与CPU交替访问内存）的特点P251

51.两类DAM控制器：

选择型、多路型P255

52.掌握通道的作用、工作原理及类型（选择通道、多路通道：

字节多路、数组多路）P260

53.掌握中断、DMA、通道之间的区别

程序控制和程序中断只适用于简单的外设很少的计算机系统，由于程序控制占用cpu大量的时间，且无法检测出设备和硬件设备的错误，设备和cpu，设备和设备只能串行工作。

中断很好的解决了上述问题，但由于多个中断产生也会占用cpu大量的时间，能够并行操作的设备也受到了中断时间的限制，中断次数多导致数据丢失。

DMA和通道很好的解决了上述问题。

两种方式都是通过外存和内存直接交换数据的方式，从而大大减少了cpu的工作量。

DMA和通道的区别是：

DMA要求cpu执行设备驱动程序启动设备，给出存放数据的开始地址和传送方式，数据长度等。

而通道则是在cpu发出I/O命令开启后，有通道指令完成上述内容

54.通道结构的发展：

通道结构的I/O处理器（输入输出处理器IOP）、外围处理机（PPU）P261