上拉电阻 下拉电阻.docx

上拉电阻 下拉电阻.docx

《上拉电阻 下拉电阻.docx》由会员分享，可在线阅读，更多相关《上拉电阻 下拉电阻.docx（17页珍藏版）》请在冰豆网上搜索。

上拉电阻下拉电阻

上、下拉电阻

一、定义

1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！

“电阻同时起限流作用”！

下拉同理！

2、上拉是对器件注入电流，下拉是输出电流

3、弱强只是上拉电阻的阻值不同，没有什么严格区分

4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

二、拉电阻作用

1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。

2、数字电路有三种状态：

高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！

3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：

比如：

“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。

4、上拉电阻是用来解决总线驱动能力不足时提供电流的。

一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流

5、接电阻就是为了防止输入端悬空

6、减弱外部电流对芯片产生的干扰

7、保护cmos内的保护二极管，一般电流不大于10mA

8、通过上拉或下拉来增加或减小驱动电流

9、改变电平的电位，常用在TTL-CMOS匹配

10、在引脚悬空时有确定的状态

11、增加高电平输出时的驱动能力。

12、为OC门提供电流

三、上拉电阻应用原则

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3。

5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

……………………..

2、OC门电路“必须加上拉电阻，才能使用”。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。

管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。

四、上拉电阻阻值选择原则

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑

以上三点，通常在1k到10k之间选取。

对下拉电阻也有类似道理。

对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”：

1。

驱动能力与功耗的平衡。

以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

2。

下级电路的驱动需求。

同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3。

高低电平的设定。

不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。

以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4。

频率特性。

以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC延迟”，电阻越大，延迟越大。

上拉电阻的设定应考虑电路在这方面的需求。

下拉电阻的设定的原则和上拉电阻是一样的。

示例：

   OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V（低于此值为低电平）；2V（高电平门限值）。

   选上拉电阻时：

500uAx8.4K=4.2即选大于8。

4K时输出端能下拉至0。

8V以下，此为最小阻值，再小就拉不下来了。

如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。

当输出高电平时，忽略管子的漏电流，两输入口需200uA，200uAx15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。

选10K可用。

【最大压降/最大电流、最小压降/最小电流】

   COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：

“输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了”（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）      

此外，还应注意以下几点：

A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。

B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。

反之，

C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外，比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。

防止直通!

驱动尽量用灌电流。

电阻在选用时，选用经过计算后与标准值最相近的一个！

P0为什么要上拉电阻原因有：

1。

P0口片内无上拉电阻

2。

P0为I/O口工作状态时，上方FET被关断，从而输出脚浮空，因此P0用于输出线时为开漏输出。

3。

由于片内无上拉电阻，上方FET又被关断，P0输出1时无法拉升端口电平。

P0是双向口，其它P1，P2，P3是准双向口。

准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢？

  单片机在读准双向口的端口时，先应给端口锁存器赋1，目的是使FET关断，不至于因片内FET导通使端口钳制在低电平。

上下拉一般选10k！

芯片的上拉/下拉电阻的作用

   最常见的用途是，假如有一个三态的门带下一级门。

如果直接把三态的输出接在下一级的输入上，当三态的门为高阻态时，下一级的输入就如同漂空一样。

可能引起逻辑的错误，对MOS电路也许是有破坏性的。

所以用电阻将下一级的输入拉高或拉低，既不影响逻辑又保正输入不会漂空。

   改变电平的电位，常用在TTL-CMOS匹配；在引脚悬空时有确定的状态；为OC门的输出提供电流；作为端接电阻；在试验板上等于多了一个测试点，特别对板上表贴芯片多的更好，免得割线；嵌位；

   上、下拉电阻的作用很多，比如抬高信号峰峰值，增强信号传输能力，防止信号远距离传输时的线上反射，调节信号电平级别等等！

当然还有其他的作用了具体的应用方法要看在什么场合，什么目的，至于参数更不能一概而定，要看电路其他参数而定，比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值，就要参考该引脚的内阻来定电阻值的！

另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有上拉又有下拉电阻的！

加接地电阻－－下拉

加接电源电阻－－上拉

对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。

另外，普通的口，加上拉电阻可以提高抗干扰能力，但是会增加负载。

  下拉电阻的作用：

所见不多，常见的是接到一个器件的输入端，多作为抗干扰使用。

这是由于一般的IC的输入端悬空时易受干扰，或器件扫描时有间隙泄漏电压而影响电路的性能。

后者，我们在某批设备中曾碰到过。

   上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。

例如在5V电压下，加1K上拉电阻，将会给端口低电平状态增加5mA的吸入电流。

在端口能承受的条件下，上拉电阻小一点为好。

上下拉电阻：

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，以提高输出的高电平值。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。

管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑

以上三点,通常在1k到10k之间选取。

对下拉电阻也有类似道理

电阻的具体取值怎么计算的？

上拉电阻是不是应该是接Vcc再接电阻，然后接到管脚上的？

一般上下拉的电阻取值都有个特定的范围,不能太大,也不能太小.都在几K到几十K之间吧,具体的还要看电路要求.

至于接法,上拉电阻简单来说就是把电平拉高，通常用4.7－10K的电阻接到Vcc电源，下拉电阻则是把电平拉低，电阻接到GND地线上。

所以是接电源或者接地,再接到需要拉高或者拉地电平的节点上的.

一般说来，不光是重要的信号线，只要信号在一段时间内可能出于无驱动状态，就需要处理。

比如说，一个CMOS门的输入端阻抗很高，没有处理，在悬空状况下很容易捡拾到干扰，如果能量足够甚至会导致击穿或者闩锁，导致器件失效。

祈祷输入的保护二极管安全工作吧。

如果电平一直处于中间态，那输出就可能是不确定的情况，也可能是上下MOS都导通，对器件寿命造成影响。

总线上当所有的器件都处于高阻态时也容易有干扰出现。

因为这时读写控制线处于无效状态，所以不一定会引起问题。

你如果觉得自己能够接受的话也就将就了。

但是这时你就要注意到，控制线不能悬空，不然……

TTL电路的输入端是一个发射极开路引出的结构，拉高或者不接都是高电平，但是强烈建议不要悬空不接。

上拉还是下拉？

要看需要。

一方面器件可能又要求，另一方面，比如总线上两个器件，使能控制都是高有效，那么最好下拉，否则当控制信号没有建立的时候就会出现两个冲突，可能烧片。

如果计算机总线上面挂了一个D/A，上电复位信号要对它清零或者预置，那么总线可以上下拉到你需要的数字。

至于上下拉电阻的大小，这个情况就比较多了。

CMOS输入的阻抗很高，上下拉电阻阻值可以大一些，一般低功耗电路的阻值取得都比较大，但是抗干扰能力相应比较弱一些。

很多场合下拉电阻取值比上拉电阻要小，这个是历史遗留问题。

如上面所说，TTL电路上拉时输入3集管基射反偏，没有什么电流，但是下拉时要能够使得输入晶体管工作，这个在TTL的手册中可以查到。

也是为了这个历史遗留问题，有些CMOS器件内部采用了上拉，这时它会告诉你可以不处理这些管脚，但是这时你就要注意了，因为下拉再用10K可能不好使，因为也许内置的20K电阻和外置的10Ｋ把电平固定在了1V左右。

有时候你会看到150欧姆或者50欧姆左右的上下拉电阻，尤其是在高速电路中会看到。

150欧姆电阻下拉一般在PECL逻辑中出现。

PECL逻辑输出级是设计开路的电压跟随器，需要你用电阻来建立电压。

50欧姆的电阻在TTL电路中用的不多，因为静态功耗实在是比较大。

在CML电路和PECL电路中兼起到了端接和偏置的作用。

CML电路输出级是一对集电极开路的三极管，需要一个上拉电阻来建立电平。

这个电阻可以放在发送端，那么接受端还需要端接处理，也可以放到接受端，这时候端接电阻和偏置电阻就是一个。

PECL电路结构上就好像CML后面跟了一个射极跟随器。

OC门也使用上拉电阻，这个和CML有一点相像，但是还不太一样。

CML和PECL电路中三极管工作在线形区，而普通门电路和OC/OD门工作在饱和区。

OC/OD门电路常用作电平转换或者驱动，但是其工作速度不会太快。

为什么？

在OC/OD门中，上拉电阻不能太小，否则功耗会很大。

而一般门的负载呈现出一个电容，负载越多，电容越大。

当由高到低跳变时，电容的放电通过输出端下拉的MOS或者Bipolar管驱动，速度一般还是比较快的，但是由低到高跳变的时候，就需要通过上拉电阻来完成，R大了几十甚至上百倍，假设C不变，时间常数相应增加同样的倍数。

这个在示波器上也可以明显的看出：

上升时间比下降时间慢了很多。

其实一般门电路上拉比下拉的驱动能力都会差一些，这个现象都存在，只不过不太明显罢了？

在总线的上下拉电阻设计中，就要考虑同样的问题了：

总线上往往负载很重，如果你要电阻来提供一些值，你就必须保证电容能通过电阻在一定时间内放电到可接受的范围。

如果电阻太大，那么就可能出错。

PLD可编程上下拉，还有总线保持也相当于上下拉，可以省去外接电阻。

但是有一些麻烦。

一般输入端才需要上下拉，假设器件10K是一个可行的值，那么10个元件并联会等效有多大的输入上拉电阻？

1K。

也就是说，如果你想给信号线预置一个低电平，可能需要200欧姆的外置下拉电阻。

这种情况下，如果还有一个3门驱动这个信号，高电平的时候需要扇出15mA左右的静态电流，有点太大了。

这就是附加的负载效应。

如果两个器件一个上拉一个下拉，当一个3态门驱动，输出3态时会怎么样？

电平1.5V左右，两个门处于不高不低的状态，预置电平的目的没有达到，而且可能诱发震荡，对器件寿命造成影响。

内置上下拉电阻使得设计可靠的电路复杂性增加了，一个不留神就可能留下隐患，而且很难分析，使用中要非常非常小心。

如果能够外接电阻，尽量还是少采用内置上下拉或者总线保持的门电路吧。

上拉：

通过一个电阻对电源相连。

下拉：

通过一个电阻到地。

上下拉一般有两个用处：

提高输出信号的驱动能力、确定输入信号的电平（防止干扰）。

用过8051的都知道CPU的I/O上通常接有排阻（上拉到5V），这里主要是为了提高输出驱动能力的。

因为8051的CPU不是标准的I/O口，输出为低电平时可以吸收均20mA的电流，但输出为高的时候是通过内部一个很大的电阻上拉的，输出高电平时驱动能力很差，所以就通过外部上拉来提高电平输出驱动能力。

一般一个三极管的基极都有两个电阻，一个限流一个上拉或下拉，此处的上下拉主要为了确定输入信号的电平。

其实目标是为了防止干扰，因为器件的输入接口一般内阻都很大，很容易受干扰。

接一个上下拉电阻其实也就是降低了输入阻抗，提高了抗干扰能力。

一般元器件不用的输入口通要求接上拉或下拉电阻。

注意，不用的输出接口就不要接东西了。

上下拉电阻的详细说明

拉电流输出和灌电流输出

         在使用数字集成电路时，拉电流输出和灌电流输出是一个很重要的概念，例如在使用反向器作输出显示时，图1是拉电流，即当输出端为高电平时才符合发光二极管正向连接的要求，但这种拉电流输出对于反向器只能输出零点几毫安的电流用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为5~10mA）。

     图2为灌电流输出，即当反向器输出端为低电平时，发光二极管处于正向连接情况，在这种情况下，反向器一般能输出5~10mA的电流，足以使发光二极管发光，所以这种灌电流输出作为驱动发光二极管的电路是比较合理的。

因为发光二极管发光时，电流是由电源+5V通过限流电阻R、发光二极管流入反向器输出端，好像往反向器里灌电流一样，因此习惯上称它为“灌电流”输出。

      在数字电路中我们经常可以看到上、下拉电阻。

一、定义：

       1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！

电阻同时起限流作用！

下拉同理！

       2、上拉是对器件注入电流，下拉是输出电流

       3、弱强只是上拉电阻的阻值不同，没有什么严格区分

       4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

二、拉电阻作用：

      1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维

持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。

      2、数字电路有三种状态：

高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！

     3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：

比如：

当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。

     4、上拉电阻是用来解决总线驱动能力不足时提供电流的。

一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流

     5、接电组就是为了防止输入端悬空

     6、减弱外部电流对芯片产生的干扰

     7、保护cmos内的保护二极管,一般电流不大于10mA

     8、通过上拉或下拉来增加或减小驱动电流

     9、改变电平的电位，常用在TTL-CMOS匹配

    10、在引脚悬空时有确定的状态

    11、增加高电平输出时的驱动能力。

    12、为OC门提供电流

三、上拉电阻应用原则：

    1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

    2、OC门电路必须加上拉电阻，才能使用。

    3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

    4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

    5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

    6、提高总线的抗电磁干扰能力。

管脚悬空就比较容易接受外界的电磁干扰。

    7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

    8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。

四、上拉电阻阻值选择原则:

    1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

    2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

 3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。

    对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

    1．驱动能力与功耗的平衡。

以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

    2．下级电路的驱动需求。

同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

    3．高低电平的设定。

不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。

以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

    4．频率特性。

以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。

上拉电阻的设定应考虑电路在这方面的需求。

下拉电阻的设定的原则和上拉电阻是一样的。

OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V（低于此值为低电平）；2V（高电平门限值）。

选上拉电阻时：

500uAx8.4K=4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。

如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。

当输出高电平时，忽略管子的漏电流，两输入口需200uAx15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。

选10K可用。

COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：

输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）

此外，还应注意以下几点：

A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。

B、如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。

反之，

C、尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!

上下拉电阻

　　上拉就是将不确定的信号通过一个电阻嵌位在高电平！

电阻同时起限流作用！

下拉同理！

　　上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

　　上下拉电阻：

　　1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

上拉电阻

2、OC门电路必须加上拉电阻，以提高输出的高电平值。

　　3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

　　4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

　　6、提高总线的抗电磁干扰能力。

管脚悬空就比较容易接受外界的电磁干扰。

　　7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

　　上拉电阻：

　　就是从电源高电平引出的电阻接到输出

　　1，如果电平用OC（集电极开路，TTL）或OD（漏极开路，CMOS）输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。

　　2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量，把电平“拉高”。

（就是并一个电阻在IC内部的上拉电阻上，让它的压降小一点）。

当然管子按需要该工作在