研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx

上传人:b****5 文档编号:28201445 上传时间:2023-07-09 格式:DOCX 页数:6 大小:366.36KB
下载 相关 举报
研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx_第1页
第1页 / 共6页
研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx_第2页
第2页 / 共6页
研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx_第3页
第3页 / 共6页
研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx_第4页
第4页 / 共6页
研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx_第5页
第5页 / 共6页
点击查看更多>>
下载资源
资源描述

研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx

《研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx》由会员分享,可在线阅读,更多相关《研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx(6页珍藏版)》请在冰豆网上搜索。

研究生《集成电路电子》设计竞赛模拟试题笔试题一.docx

研究生《集成电路电子》设计竞赛模拟试题笔试题一

2021年研究生《集成电路电子》设计竞赛模拟试题

(笔试题一)

1.(4分)请简要说明CIF,EDIF,GDSⅡ的意义及用途。

 

2.(4分)在亚微米设计中,互连线的影响是十分重要的,互连线会给晶体管增加负载,是由于______、_____、_____、_____造成。

从而导致信号_____、功率_____、电压_____、时间_____。

3.(4分)在亚微米设计中,电子迁移是由_____造成的。

它使连线变细,最终断开,引起器件失效。

4.(4分)对付寄生参数,经常采用的方法有:

①使用导电性能好的_____来代替A1;

②使用_____介电常数的材料来减小电容;

③降低_____以减少晶格散射和电子空穴的离散活动;

④规划_____层数。

5.(4分)DSP的中文意思是__________。

它的高速数值处理使实时模拟信号用_____技术处理成为可能。

在滤波器的设计中,通常只要调整DSP的_____件,就会使其输出满足不同的模拟要求,这是很吸引人的。

6.(4分)在各种不同的电子应用领域中,把微处理器,或微控制器作为核心的应用,称为_____系统。

7.(4分)下述片段程序是用什么语言写成的,它大致描述的是什么电路?

entityCOUNTERSisport(CLK:

inBIT;

COUNT:

outBIT_VECTOR(2downto0));

endCOUNTERS;

 

8.(5分)在版图设计中,如果用户要求一些例如圆、环、椭圆或一些弯头(两端尺寸不等)等曲线组成的图案。

我们可以选某些工具在计算机显示器上显示出来。

若要将此图送去制版时,必须转为图形发生器能够接纳的格式,为使这些图形尽可能保持原有形状,需要较多插值,这在设计中如何操作?

 

9.(5分)数据库对设计十分重要,请简要说明什么是参量库,使用参量库的优点在何处?

 

10.(5分)版图设计,工艺非常重要,请简要说明与工艺密切相关、设计人员必须了解的一些工艺参数。

 

11.(5分)请简要说明下述CMOS电路的基本原理。

假定P管和N管的阈值电压分别为-2及+2伏。

VSS=+5伏;

①G1=0,G2=5V,Vout~Vin;

②G1=5V,G2=0V,Vout~Vin;

 

12.(4分)请用一两句话说明DRC、ERC、LVS、extract的意义及用途。

 

13.(7分)请指出下述版图(单位为微米)中,管子的W及L。

人们常说0.5、0.8微米工艺等,从这张图上看,它是多少微米工艺?

答:

W=_____;L=_____;是_____微米工艺。

14.(4分)随着集成电路集成度的提高,测试越来越显得重要;可测试性设计也成为设计工作中的一项重要组成;在设计过程中,应该在设计的____期阶段,就开始注意可测性设计问题。

对数字电路来说,常用的方法有_________和________。

对于CMOS电路来说,经常采用___________测试,来检查集成电路的故障。

15.(4分)当且仅当下列条件满足时,逻辑电路的故障可检测:

①__________________________;

②_________________________。

16.(8分)(Ⅰ,Ⅱ,Ⅲ中任选一题)。

Ⅰ.求图Ⅰ电路所有各点上固定故障(Stuck-at)故障的完全测试集。

Ⅱ.求图Ⅱ电路中故障a点的s-a-o的测试码。

Ⅲ.求图Ⅲ电路中,多故障{As-a-l,hs-a-1}的测试码。

 

17.(10分)从手册上复印了HCS154MS的真值表和功能图,请说明它是什么样功能的电路?

请比较其真值表和功能图,符合吗?

若有不符合处,请指出。

(图见附页)。

 

18.(15分)用主从触发器(图1)构成四级(R1,R2,R3和R4)流水线(图2)。

每级之间从左到右用组合逻辑构成。

四个主触发器用时钟脉冲CP的正沿触发,从触发器用负沿触发,输出只在从触发器加载时候变化。

三级组合逻辑为f1,f2和f3(图2)。

在输入数据到达第一个主触发器M1并在一段传输延尺以后,触发器S4(图2右端)的函数为:

S4=((M1*2)+5)^2

 

(图一)。

触发器和组合逻辑构成的四级流水线(图二)。

请用VHDL语言描述:

1)时钟脉冲CP,高电位为1,低电位为0;

2)四级流水线逻辑模块module;

3)用组合逻辑实现函数f1,f2和f3;

f1=(M1*2);

f2=f1+5;

f3=f2*f2;

 

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 党团工作 > 入党转正申请

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1