ahb总线规范.docx
《ahb总线规范.docx》由会员分享，可在线阅读，更多相关《ahb总线规范.docx（9页珍藏版）》请在冰豆网上搜索。
ahb总线规范
竭诚为您提供优质文档/双击可除
ahb总线规范
篇一：
ahb总线
ahb简介
ahb主要用于高性能模块（如cpu、dma和dsp等）之间的连接，作为soc的片上系统总线，它包括以下一些特性：
单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。
ahb系统由主模块、从模块和基础结构（infrastructure）3部分组成，整个ahb总线上的传输都由主模块发出，由从模块负责回应。
基础结构则由仲裁器（arbiter）、主模块到从模块的多路器、从模块到主模块的多路器、译码器（decoder）、虚拟从模块（dummyslave）、虚拟主模块（dummymaster）所组成。
随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。
数字ic从基于时序驱动的设计方法，发展到基于ip复用的设计方法，并在soc设计中得到了广泛应用。
在基于ip复用的soc设计中，片上总线设计是最关键的问题。
为此，业界出现了很多片上总线标准。
其中，由aRm公司推出的amba片上总线受到了广大ip开发商和soc系统集成者的青睐，已成为一种流行的工业标准片上结构。
amba规范主要包括了ahb（advancedhighperformancebus）系统总线和apb（advancedperipheralbus）外围总线。
ahb简介
ahb主要用于高性能模块（如cpu、dma和dsp等）之间的连接，作为soc的片上系统总线，它包括以下一些特性：
单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。
ahb系统由主模块、从模块和基础结构（infrastructure）3部分组成，整个ahb总线上的传输都由主模块发出，由从模块负责回应。
基础结构则由仲裁器（arbiter）、主模块到从模块的多路器、从模块到主模块的多路器、译码器（decoder）、虚拟从模块（dummyslave）、虚拟主模块（dummymaster）所组成。
amba片上总线
amba2.0规范包括四个部分：
ahb、asb、apb和testmethodology。
ahb的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。
amba已不仅是一种总线，更是一种带有接口模块的互连体系。
基于amba的片上系统
大多数挂在总线上的模块（包括处理器）只是单一属性的功能模块：
主模块或者从模块。
主模块是向从模块发出读写操作的模块，如cpu，dsp等；从模块是接受命令并做出反应的模块，如片上的Ram，ahb／apb桥等。
另外，还有一些模块同时具有两种属性，例如直接存储器存取（dma）在被编程时是从模块，但在系统读传输数据时必须是主模块。
如果总线上存在多个主模块，就需要仲裁器来决定如何控制各种主模块对总线的访问。
虽然仲裁规范是amba总线规范中的一部分，但具体使用的算法由Rtl设计工程师决定，其中两个最常用的算法是固定优先级算法和循环制算法。
ahb总线上最多可以有16个主模块和任意多个从模块，如果主模块数目大于16，则需再加一层结构（具体参阅aRm公司推出的multi-layerahb规范）。
apb桥既是apb总线上唯一的主模块，也是ahb系统总线上的从模块。
其主要功能是锁存来自ahb系统总线的地址、数据和控制信号，并提供二级译码以产生apb外围设备的选择信号，从而实现ahb协议到apb协议的转换。
apb简介
apb主要用于低带宽的周边外设之间的连接，例如uaRt、1284等，它的总线架构不像ahb支持多个主模块，在apb里面唯一的主模块就是apb桥。
其特性包括：
两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。
1）系统初始化为idle状态，此时没有传输操作，也没有选中任何从模块。
2）当有传输要进行时，pselx＝1，penable＝0，系统进入setup状态，并只会在setup状态停留一个周期。
当pclk的下一个上升沿时到来时，系统进入enable状态。
3）系统进入enable状态时，维持之前在setup状态的paddR、psel、pwRite不变，并将penable置为1。
传输也只会在enabl（ahb总线规范）e状态维持一个周期，在经过setup与enable状态之后就已完成。
之后如果没有传输要进行，就进入idle状态等待；如果有连续的传输，则进入setup状态。
amba简介
随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。
数字ic从基于时序驱动的设计方法，发展到基于ip复用的设计方法，并在soc设计中得到了广泛应用。
在基于ip复用的soc设计中，片上总线设计是最关键的问题。
为此，业界出现了很多片上总线标准。
其中，由aRm公司推出的amba片上总线受到了广大ip开发商和soc系统集成者的青睐，已成为一种流行的工业标准片上结构。
amba规范主要包括
了ahb（advancedhighperformancebus）系统总线和apb（advancedperipheralbus）外围总线。
amba片上总线
amba2.0规范包括四个部分：
ahb、asb、apb和testmethodology。
ahb的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。
amba已不仅是一种总线，更是一种带有接口模块的互连体系。
基于amba的片上系统
一个典型的基于amba总线的系统框图如图3所示。
大多数挂在总线上的模块（包括处理器）只是单一属性的功能模块：
主模块或者从模块。
主模块是向从模块发出读写操作的模块，如cpu，dsp等；从模块是接受命令并做出反应的模块，如片上的Ram，ahb／apb桥等。
另外，还有一些模块同时具有两种属性，例如直接存储器存取（dma）在被编程时是从模块，但在系统读传输数据时必须是主模块。
如果总线上存在多个主模块，就需要仲裁器来决定如何控制各种主模块对总线的访问。
虽然仲裁规范是amba总线规范中的一部分，但具体使用的算法由Rtl设计工程师决定，其中两个最常用的算法是固定优先级算法和循环制算法。
ahb总线上最多可以有16个主模块和任意多个从模块，如果主模块数目大于16，则需再加一层结构（具体参阅aRm公司推出的ahb规范）。
apb桥既是apb总线上唯一的主模块，也是ahb系统总线上的从模块。
其主要功能是锁存来自ahb系统总线的地址、数据和控制
信号，并提供二级译码以产生apb外围设备的选择信号，从而实现ahb协议到apb协议的转换。
ahb简介
amba2.0规范中的ahb主要用于高性能模块（如cpu、dma和dsp等）之间的连接，作为soc的片上系统总线，它包括以下一些特性：
单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和
字的传输。
ahb系统由主模块、从模块和基础结构（infrastructure）3部分组成，整个ahb总线上的传输都由主模块发出，由从模块负责回应。
基础结构则由仲裁器（arbiter）、主模块到从模块的多路器、从模块到主模块的多路器、译码器（decoder）、虚拟从模块（dummyslave）、虚拟主模块（dummy
master）所组成。
其互连结构如图1所示。
apb简介
apb主要用于低带宽的周边外设之间的连接，例如uaRt、1284等，它的总线架构不像ahb支持多个主模块，在apb里面唯一的主模块就是apb桥。
其特性包括：
两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。
apb上的传输可以用如图2所
示的状态图来说明。
1）系统初始化为idle状态，此时没有传输操作，也没有选中任何从模块。
2）当有传输要进行时，pselx＝1，penable＝0，系统进入setup状态，并只会在setup状态停留一个周期。
当pclk的下一
个上升沿时到来时，系统进入enable状态。
3）系统进入enable状态时，维持之前在setup状态的paddR、psel、pwRite不变，并将penable置为1。
传输也只会在enable状态维持一个周期，在经过setup与enable状态之后就已完成。
之后如果没有传输要进行，就进入idle状态等待；如果有连续的传
输，则进入setup状态。
asb简介
amba2.0规范中的asb总线适用于连接高性能的系统模块。
它的读/写数据总线采用的是同一条双向数据总线，可以在某些高速且不必要使
用ahb总线的场合作为系统总线，可以支持处理器、片上存储器和片外处理器接口及与低功耗外部宏单元之间的连接。
篇二：
关于ahb总线hsize信号之说明
近日研究ahb总线之模型，其它的都很容易明白，就是hsize[2:
0]的说明让人有点不知所云，我在这里总结一下，有说的不对的地方，欢迎发信给我。
hsize的意思就是指传输一次的地址。
indicatesthesizeofthetransfer,whichistypicallybyte（8-bit）,halfword（16-bit）orword（32-bit）.theprotocolallowsforlargertransfersizesuptoamaximumof1024bits.
它的意思就是说你的目标地址的是多少位对齐的。
假如hsize指明了32bits：
如果是单次传输，那么你每一次传输的地址一定是4byte对齐，也就是4byte的整数倍。
如果是突发传输，那么你的地址增量一定是4byte（wrapping传输除外）。
如果是wrapping传输时，beat数乘以size就是地址wrapping的范围。
关于hwdata与hsize，协议里有描述：
themastermustneverattemptatransferwherethewidth（asindicatebyhsize）iswiderthanthedatabustowhichitisconnected.
就是说数据宽度不能小于hsize所指定的宽度，不能数据一次最多写4b你非要8b对齐，主机不能尝试这样的传输。
还有一点要注意一下，无论什么传输，主机都不能一次尝试越过1kb的地址。
就是说，你不能在3fc（1020）上写超过4b，如果要写8b必须分开写，写两次4b。
篇三：
amba总线详细介绍
amba总线介绍
amba2.0规范包括四个部分：
ahb、asb、apb和testmethodology。
ahb的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。
amba已不仅是一种总线，更是一种带有接口模块的互连体系。
ahb
ahb=advancedhighperformancebus，译作高级高性能总线。
如同usb（universalserialbus）一样，也是一种总线接口。
特性：
突发连续传输
分步传输
单周期内主控制器处理
单时钟边沿操作
非三态操作
支持64位，128位总线
ahb主要用于高性能模块（如cpu、高速Ram、nandFlashdma和dsp等）之间的连接，如图一所示。
作为soc的片上系统总线，它包括以下一些特性：
单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字和字的传输。
ahb系统由主模块、从模块和基础结构（infrastructure）3部分组成，整个ahb总线上的传输都由主模块发出，由从模块负责回应。
基础结构则由仲裁器（arbiter）、主模块到从模块的多路器、从模块到主模块的多路器、译码器（decoder）、虚拟从模块（dummyslave）、虚拟主模块（dummymaster）所组成。
其互连结构如图二所示
ahb主控制器：
主控制器可以通过地址和控制信息，可以进行初始化，读，写操作。
在同一时间，总线上只能有一个主控制器。
ahb从设备：
从设备通常是指在其地址空间内，响应主控制器发出的读写控制操作的被动设备。
通过操作的成功与否反馈给其主控制器，完成数据的传输控制。
ahb仲裁器：
仲裁器根据用户的配置，确保在总线上同一时间只有一个主控制器拥有总线控制权限。
ahb总线上只能有一个仲裁器。
ahb译码器：
译码器解析在总线上传输的地址和控制信息。
ahb总线上只能有一个译码器。
任一时间周期只有一个master可以接入总线，对其指定slave进行读写操作。
总线统一规划slave的地址，译码器根据地址选择哪slave与master进行数据通信。
授权访问机制通过多路选择器实现：
arbiter将获得授权的master序号传输给地址和写数据多路，以选择哪个master接入总线；地址译码器根据master需要访问的地址选择master，并为写数据多路提供控制信号以选通相应的slave。
ahb总线通过dma和dsp，允许在总线上存在一个或多个主控制器。
虽然apb总线上可以挂接慢速外设，但是也允许在ahb上挂接一些慢速外设作为从设备，不过它们通常还是挂接在apb总线上。
针对soc设计中ip复用问题提出了一种新的解决办法。
传统的方法是将特定功能模块的非标准接口标准化为ahb主/从设备接口。
本文提出了一种新的基于aRm的soc通用平台设计寄存器总线标准接口，这种设计使整个系统的结构清晰，增强系统的通用性与系统中功能模块的可移植性。
asb
asb总线主要用于高性能系统模块。
asb是可用于ahb不需要的高性能特性的芯片设计上可选的系统总线。
asb也支持高性能处理器，片上内存，片外内存提供接口和慢速外设。
asb总线是位于apb总线架构之上的用于高性能的总线协议，它有如下特点：
突发连续传输
单管道数据传输
多总线主控制器
asb总线通过dma和dsp，允许在总线上存在一个或多个主控制器。
虽然apb总线上可以挂接慢速外设，但是也允许在asb上挂接一些慢速外设作为从设备，不过它们通常还是挂接在apb总线上。
apb
apb总线接口协议是amba协议层次结构中的一部分，它是高度优化的连接低功耗外设的精简接口。
apb看起来是一个本地的二级总线接口协议，用作ahb，asb总线协议的从设备接口。
apb桥是从控制器模块用来保证不同总线数据的有效传输和不同总线上控制信号的转发处理。
apb应该用于连接低带宽，且不需求高性能数据传输的外设。
最新的apb总线协议规定了所有的信号传递都发生在时钟的上升沿。
这样设计有以下优势：
易于实现高频率操作
performanceisindependentofthemark-spaceratiooftheclock
通过单时钟操作简化静态时序
nospecialconsiderationsarerequiredforautomatictestinsertion
许多asic库在上升沿寄存器有更好的选择
简化整合的时钟模拟器
上述的优势也说明apb总线可以更好的链接最新的ahb总线接口。
apb总线协议包含一个apb桥，它用来将ahb，asb总线上的控制信号转化为apb从设备控制器上可用信号。
apb总线上所有的外设都是从设备，这些从设备有以下特点：
接收有效的地址和控制访问
当apb上的外设处于非活动状态时，可以将这些外设处于0功耗状态
译码器可以通过选通信号，提供输出时序（非锁定接口）
访问时可执行数据写入
apb主要用于低带宽的周边外设之间的连接，例如uaRt、1284等，它的总线架构不像ahb支持多个主模块，在apb里面唯一的主模块就是apb桥。
其特性包括：
两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。
1）系统初始化为idle状态，此时没有传输操作，也没有选中任何从模块。
2）当有传输要进行时，pselx=1，penable=0，系统进入setup状态，并只会在setup状态停留一个周期。
当pclk的下一个上升沿时到来时，系统进入enable状态。
3）系统进入enable状态时，维持之前在setup状态的paddR、psel、pwRite不变，并将penable置为1。
传输也只会在enable状态维持一个周期，在经过setup与enable状态之后就已完成。
之后如果没有传输要进行，就进入idle状态等待；如果有连续的传输，则进入setup状态。
转换
大多数挂在总线上的模块（包括处理器）只是单一属性的功能模块：
主模块或者从模块。
主模块是向从模块发出读写操作的模块，如cpu，dsp等；从模块是接受命令并做出反应的模块，如片上的Ram，ahb/apb桥等。
另外，还有一些模块同时具有两种属性，例如直接存储器存取（dma）在被编程时是从模块，
但在系统读传输数据时必须是主模块。
如果总线上存在多个主模块，就需要仲裁器来决定如何控制各种主模块对总线的访问。
虽然仲裁规范是amba总线规范中的一部分，但具体使用的算法由Rtl设计工程师决定，其中两个最常用的算法是固定优先级算法和循环制算法。
ahb总线上最多可以有16个主模块和任意多个从模块，如果主模块数目大于16，则需再加一层结构（具体参阅aRm公司推出的multi-layerahb规范）。
apb桥既是apb总线上唯一的主模块，也是ahb系统总线上的从模块。
其主要功能是锁存来自ahb系统总线的地址、数据和控制信号，并提供二级译码以产生apb外围设备的选择信号，从而实现ahb协议到apb协议的转换。
特性总结
ahb特性：
高性能，数据传输，多总线主控制器，突发连续传输，分步传输
asb特性：
高性能，数据传输，多总线主控制器，突发连续传输
apb特性：
低功耗，寻址控制，支持简单接口协议，支持多种外设
apb通过桥接高带宽、高性能总线，提供基本的微控制器二级总线，通常该总线上的外设有以下特点：
支持映射寄存器接口
对带宽没有很高的要求
通过编程实现对外设进行控制
amba、ahb、apb总线简介
作者adamzhao日期20xx-11-1619:
33:
00
amba简介
随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。
数字ic从基于时序驱动的设计方法，发展到基于ip复用的设计方法，并在soc设计中得到了广泛应用。
在基于ip复用的soc设计中，片上总线设计是最关键的问题。
为此，业界出现了很多片上总线标准。
其中，由aRm公司推出的amba片上总线受到了广大ip开发商和soc系统集成者的青睐，已成为一种流行的工业标准片上结构。
amba规范主要包括了ahb（advancedhighperformancebus）系统总线和apb（advancedperipheralbus）外围总线。
amba片上总线
amba2.0规范包括四个部分：
ahb、asb、apb和testmethodology。
ahb的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。
amba已不仅是一种总线，更是一种带有接口模块的互连体系。
下面将简要介绍比较重要的ahb和apb总线。
基于amba的片上系统
一个典型的基于amba总线的系统框图如图３所示。
大多数挂在总线上的模块（包括处理器）只是单一属性的功能模块：
主模块或者从模块。
主模块是向从模块发出读写操作的模块，如cpu，dsp等；从模块是接受命令并做出反应的模块，如片上的Ram，ahb／apb桥等。
另外，还有一些模块同时具有两种属性，例如直接存储器存取（dma）在被编程时是从模块，
升级会员 