单片机课程设计.docx
《单片机课程设计.docx》由会员分享,可在线阅读,更多相关《单片机课程设计.docx(24页珍藏版)》请在冰豆网上搜索。
单片机课程设计
前言
准同期并列是电力系统中经常进行的一项重要操作。
发电机在系统正常运行时,随着负荷的增加,要求备用发电机组迅速投入系统,以满足用电量增长的需求;在系统发生故障时,会失去部分电源,要求备用机组快速投入电力系统制止系统崩溃。
这些情况均要进行同期操作,将发电机组安全可靠、准确快速的投入,确保系统的可靠、经济运行好发电机的安全。
在变电所,同期操作可以使系统中分开运行的线路断路器正确投入,实现系统并列运行,以提高系统稳定、可靠运行及线路负荷的合理、经济分配。
不良同期装置与手动并网是发电机的隐形杀手,也是电力系统稳定运行的安全隐患。
我国目前还有为数可观的发电厂使用手动的并网方式。
究其原因,主要是我国广为流传的模拟式自动准同期装置不仅原理粗糙,而且还经常发生非同期并列。
而非同期合闸使发电机的绕组、轴承、联轴器受到严重的累积损伤,使机组寿命大大缩短,有时还会诱发更为惨重的后果——次同步谐振。
手动并网靠运行人员的感觉来操作,很容易延误并网时机。
这在系统稳定储备不够时将带来严重后果,在系统事故时有为有害,此外长时间并网过程还将造成大量的空转能损耗。
尽管大部分电厂都有自动准同期并列装置,但大多数还都在停用状态。
在微机型自动准同期研制领域中,各厂家技术参差不齐,造成微机型自动准同期装置良莠不齐,不能准确快速的实现发电机并网操作。
此外,对于要实行“无人值班”的水电厂和变电站更是要用能接受上位机控制的优良微机准同期并列装置取代无法与上位机通讯的准同期装置。
随着电力系统容量及发电机单机容量的不断增大,不符合同期条件的并列操作将会带来极为严重的后果,可能引起发电机的损伤甚至系统瓦解。
因此,对于同期操作进行研究,提高准同期装置并列的准确性、快速性和可靠性,对于系统的可靠运行具有很大的现实意义。
本设计主要是通过对发电机端的电压和频率进行测量,同时测量出电网的电压和频率,然后通过8096单片机对两个量进行比较,当满足合闸条件时进行合闸。
在单片机还会接LED显示屏显示当前发电机和系统数据,同时还接有发光二极管,显示当前是否满足合闸条件并且是否合闸。
1.单片机概述
1.1单片机的发展
单片机的产生和发展是与微处理器的产生和发展大体上同步的。
自从1974年美国仙童(Fairchild)公司的第一台单片微型计算机问世以来,单片机的发展特别迅速,各种新、高性能单片机不断推陈出新冲向市场,迄今为止单片机已有20多年的历史,它经历了四个重要的发展阶段。
第一阶段(1971~1974):
单片机萌芽阶段。
1971年11月美国Intel公司设计成集成度为2000只晶体管l片的4位微处理器Intel4004,并且配有随机存取存储器RAM,只读存储器ROM和移位寄存器等芯片,构成第一台微型计算机。
随后又研制成了8位微处理器Intel8008,在此期间Fairchild公司也研制成了8位微处理器FS。
这些微处理器虽说还不是具体意义的单片机,但它们从此拉开了研制单片机的序幕。
第二阶段(1974~1978):
初级单片机阶段。
1976年Intel公司开发出第一代8位单片机MCS-48,它以体积小、功能强、价格低等优点获得广泛应用,成为单片机发展过程中的一个重要阶段。
这个阶段的单片机内集成有8位CPU、并行I/O口、8位定时器/计数器,寻址范围不大于4K,且无串行口。
第三阶段(1978~1983):
高性能单片机阶段。
这一阶段单片机和前阶段相比,不仅存储容量和寻址范围大,而且中断源、并行I/O口和定时器/计数器个数有了增加,集成了全双工串行通信接口。
在指令系统方面,普遍增设了乘除法和比较指令。
第二代增强型8位单片机中最具有典型性的当属Intel公司的MCS-5l系列单片机,它仍然是8位单片机,功能较MCS-48有很大的增强,具有品种全、兼容性强、软硬件资料丰富等特点,成为很畅销的单片机品种。
由于这一阶段的单片机应用领域极其广泛,各大公司都大力改进其结构与性能,所以这个系列的各类产品目前仍是国内外产品的主流,其中MCS系列产品由于其优良的性能和合理的价格比,在相当一段时间处于主流产品地位。
第四阶段(1983):
8位单片机巩固发展及16位单片机推出阶段。
16位单片机工艺先进、集成度高、内部功能强,加法运算速度增快,而且允许用户采用面向工业控制的专用语言。
代表产品有Intel公司的MCS-96系列、NEC公司的783XX系列和NS公司的HPC16040等。
现阶段:
32位单片微机系列的推出。
继16位单片机出现后不久,几大公司先后推出了代表当前最高性能和技术水平的32位单片微机系列。
32位单片机具有极高的集成度,内部采用新颖的RISC(精简指令系统计算机)结构,CPU可与其他微控制器兼容,主频频率可达33MHz以上,指令系统进一步优化,运算速度可动态改变,设有高级语言编译器,具有性能强大的中断控制系统、定时/事件控制系统、同步/异步通信控制系统。
这类单片机主要应用于汽车、航空航天、高级机器人、军事装备等方面。
它代表着单片机发展中的高、新技术水平。
1.2单片机的组成和特点
单片机和普通的微机是一样的原理,但是单片机主要用在控制方面,所以也有许多的特点和优势。
一个单片机芯片是把中央处理单元CPU、随机存取存储器RAM、只读存储器ROM、定时器/计数器以及I/O接口电路等主要计算机部件,集合在一块集成电路芯片上的微型计算机,也就是说它不仅包涵了以上的运算器、存储器、控制器,而且也包含了部分的输入输出器件,这些器件方便实现了单片机控制功能强的特点。
首先,介绍一下80C196KC的各个基本组成特点:
(1)16位CPU,没有了累加器结构,采用寄存器—寄存器结构。
(2)外部时钟16MHz,速度高。
(3)除原来片内232字节的寄存器空间外,增加256个字节的附加RAM,且在垂直窗口下具有灵活的应用。
(4)16K字节,寻址能力为64KB。
(5)5个八位I/O口。
(6)以FIFO为基础的HSI和以CAM为基础的HSO结构,HSI—FIFO—FULL有其自己的中断向量地址203CH。
(7)CTC1可写入时间常数,作为独立定时器使用,CTC2增加了捕捉、快速、加减速等功能。
(8)一个全双工串行口。
(9)三路PWM输出。
(10)10位8通道的ADC,增加了新功能:
一个是10bit/8bitAD转换可变,一个是转换完成时间控制可预先设定。
(11)28个中断源和18级中断、PTS15级中断。
(12)16位监视定时器(WDT),具有修复软件和防止抗干扰功能。
(13)CCR.0=1时允许POWERDOWN方式。
(14)112条指令。
(15)68脚PLCC封装。
以下是80C196KC的基本功能:
1.2.1CPU的构成
(1)CPU内部地址总线为8位,外部地址总线为16位,内部数据总线为16位,外部数据总线为8位,内部可访问的RAM空间为256个字节,即片内256个寄存器阵列和特殊功能寄存器可被访问。
而对于单片机外部,一般要较多的存储空间和I/O空间才能完成固化程序和扩展I/O接口。
因此,采用16位地址总线可寻址64KB,CPU内部的一个控制单元和两条总线(8位ABUS和16位DBUS)将寄存器阵列和RALU连接起来。
(2)特殊功能寄存器SFR
地址0000H——0017H为24个8位特殊功能寄存器,在80196内部的各个功能部件均通过特殊功能寄存器SFR进行控制。
大多数SFR具有两种功能:
读操作时为一种功能,写操作时为另一种功能。
8096单片机的两个I/O控制寄存器(IOC0与IOC1)和两个I/O状态寄存器(IOS0与IOS1),在介绍I/O功能部件时经常要用到,现先将它们的功能列出如下。
I/O控制寄存器0(IOC0)。
IOC0位于0015H地址单元,8位。
用来控制定时器T2和高速输入HSI的引脚,只能写入,不能读出。
通过置位或清除IOC0中的有关位,可允许或禁止将高速输入引脚上的状态送到HSI单元。
定时器T2的启动和复位也取决于IOC0有关位的状态。
(3)CPU寄存器阵列
在内部RAM中,除了24个特殊功能寄存器外,其他各寄存器构成寄存器阵列。
232个寄存器阵列中,18H—19H两个单元作为堆栈指示器,其他230个单元除不能存放程序代码外,用作其它控制。
(4)CPU寄存器算术逻辑单元RALU
绝大多数运算都在RALU中进行,其组成包括:
一个17位算术逻辑单元,一个程序状态字PSW,一个程序计数器PC,一个循环计数器,三个暂存寄存器。
1.2.2定时器/计数器
有两个16位的定时器/计数器,以实现定时计数功能,并以其定时或计数结果对计算机进行控制,此外还有一个监视定时器,可用于系统的复位。
1.2.3中断控制系统
系统有28种不同的中断源,18级中断,还增加了外围事件服务器15级中断。
1.2.4并行I/O口
并行I/O口包括P0口﹑P2口﹑P3口﹑P4口和HSI/HSO口,共有三十二根I/O线,有些具有复用功能,有些是双向I/O线,有些只是单向输送。
1.2.5串行口
它有一个串行口,能实现同时收发,具有三种异步方式和一种同步方式,以实现单片机与其它设备之间的串行数据传送。
1.2.6A/D转换器
它内部带有采样/保持电路,允许8路输入的A/D转换器,精度为十位。
1.2.7PWM(D/A)输出
它具有脉冲宽度调制输出的功能,输出3组周期固定不变,而脉冲宽度可由程序控制改变的脉冲波。
D/A的实现是将PWM的输出经平滑滤波后变为模拟量。
1.2.8时钟电路
它的内部有时钟振荡电路,但需外接石英晶体和微调电容;也可由外部振荡信号发生器提供时钟信号。
1.38096各引脚的功能
1.3.1系统控制线(控制信号线的一部分,5条)
——读信号,输入,低电平有效。
当为低电平时,表示8096要求从外部存储器或一个I/O装置读入数据。
被选中单元或I/O装置利用此信号把它们的数据门打开(即作为三态门的选通信号),把数据送到数据总线上。
——写信号,输出,低电平有效。
当有效时,表示8096输出在数据总线上的信息要存入外部存储器或I/O装置。
——存储器选择输入端。
=1,将选中片内的ROM/EPROM,并对2000H~3FFFH单元进行访问,=0,则选中片外程序存储器的这些单元。
该引脚具有内部下拉作用,故除非外部将其拉高,否则处于低电平状态。
的输入状态在复位期间被锁入内部。
ALE/——地址锁存允许(ALE)或地址有效输出()。
该引脚的两种功能均提供了一个锁存信号,以便把地址从地址/数据总线中分离出来并进行锁存。
当它作为时,在总线周期的末尾升为高电平无效状态。
可用作片外存储器的片选信号。
ALE/仅在访问片外存储器期间起作用。
READY——外部存储器准备就绪信号,输入,高电平有效。
在与低速存储器联接时,外部将其拉成低电平,用来控制80196插入等待时钟周期以便使芯片能够与慢速或动态存储器接口,也可用于总线共享。
总线周期最多可延长至1µs,当不使用外部存储器时,READY不起作用。
READY引脚内部有微弱的上拉作用,当无外部驱动时,此引脚为高电平。
1.3.28096芯片控制线(控制信号线的一部分,3条)
XTAL1——片内振荡器中反相器的输入,也是片内时钟发生器的输入,与XTAL2共同接外部晶体振荡器。
XTAL2——片内振荡器中反相器的输出,通常接外部晶振。
——芯片的复位信号输入端。
1.3.3I/O口
(1)高速输入/高速输出(HSI/HSO)口。
高速输入单元HSI,包括HSI.0、HSI.1、HSI.2、HSI.3共四个引脚,其中HSI.2和HSI.3两个引脚与HSO单元共用。
高速输出单元HSO共有六个输出引脚,分别是HSO.0、HSO.1、HSO.2、HSO.3、HSO.4、HSO.5。
其中HSO.4、HSO.5两个引脚与HSI部件共用。
“高速”的含意在于这些功能部件可以在CPU不干预的情况下,依靠定时器来完成指定功能。
高速输入HSI可以检测它的4条引脚上所发生的事件,并记录事件发生时刻的值。
而HSO可以在预先编排好的时间下去触发事件的发生。
并能通过编程使其6根输出引脚置0或置1。
(2)P0口。
4位并行高阻抗输入接口(P0.4~P0.7)。
既可用作数据输入端,也可作为4路A/D转换器的模拟信号输入端。
8096单片机的P0口有4根引线(P0.4~P0.7),它们只能用作输入,且具有复用功能。
CPU既可以读取P0口输入的数字信号,也可以通过把相应的控制命令写入A/D命令寄存器来选择P0口中的一个引脚作为A/D转换器的输入通道。
P0口也允许同时输入模拟信号和数字信号。
(3)P2口。
4位并行I/O接口(P2.0~P2.2和P2.5),具有双重功能,具体内容见表1-3所示。
表1-3P2口多功能表
引脚
功能
复用功能
控制位
P2.0
P2.1
P2.2
P2.5
输出
输入
输入
输出
TXD(串行口发送)
RXD(串行口接收)
EXTINT(外中断)
PWM(脉宽调制)
IOC1.5
不受影响
IOC1.1
IOC1.0
(4)P3口。
具有漏极开路的8位并行I/O口。
P3口具有复用功能,用作低8位地址总线和8位数据总线口。
(5)P4口。
P4口也是一个漏极开路的8位双向I/O口。
P4口用作高8位地址总线的输出口。
但在8096单片机中,P3和P4口只能用作系统总线。
在作为数据地址总线时,具有很强的内部上拉作用,内部上拉仅在外存读或写周期中起作用。
P3口、P4口能驱动8个LSTTL电路。
1.3.4其他引脚功能介绍
VCC——主电源(+5V)。
Vss——数字地(0V)。
共有两个,同时接地。
VPD——RAM备用电源(+5V)。
正常运行时必须接通此电源,以保持掉电时片内部分寄存器的内容不变。
VREF——A/D转换器基准电压(+5V)。
VREF也是A/D转换器模拟部分及读P0口操作所需的逻辑电压。
ANGND——A/D转换器参考地电平。
通常应和Vss同时接地。
VPP——片内EPROM的编程电压。
N.C——空闲无效。
2.自动准同期装置概述
2.1自动准同期装置的发展概况
发电机并入电网,两个不同系统并列,或一个系统分解为两部分通过输电线路再连接等,所实施的操作成为同期操作。
该操作应遵循的规则是在断路器两侧电源的压差、频差小于允许值且相角差接近于零度时完成并网操作。
准同期是一种冲击很小的并网方式。
最早的时候,发电机并网合闸依靠操作人员手动来进行,为了寻找合闸瞬间,常采用同期指示装置。
最贱的同期指示装置是灯光装置。
发电机电压和系统电压通过电压互感器(PT)降压,PT二次侧接上灯泡装置。
通过合适的接线,可以采用灯光熄灭法或者灯光旋转法来判断合闸时机。
但是由于灯泡一般在约1/6的额定电压时就不亮了,所以更为精确的方法是采用零电压表指示并网时机。
手动操作要求操作人员比较熟练,而且并网准确度不高,风险较大。
目前大多数电厂都是依靠同期装置来进行自动并网的,手动方式只是作为紧急时候备用手段。
第一代自动准同期装置是模拟式自动准同期装置,一许继的ZZQ3和ZZQ5为代表,它采用分立晶体管元件搭建硬件电路,对同期条件监测和处理。
ZZQ3和ZZQ5自动准同期装置的出现,极大地提高了并网的速度和可靠性,但由于模拟式同期装置用模拟电子元件拟合,必然带来诸如导前时间不稳定,装置元器件参数漂移不定,同步操作速度慢等问题。
模拟式自动准同期装置合闸准确度比较低,它无法指示装置的运行状态,不能进行故障自检等,现在已基本被淘汰。
第二代自动准同期装置是微机式自动准同期装置,微处理器的诞生对自动准同期装置技术指标的提升产生了质的飞跃,我国是世界上微机准同期装置最早研制的国家之一,1982年在安徽陈村水电站成功投入了第一台微机同期装置,80年代初又陆续推出了一些类似装置,其精度、速度及功能都是老式同步装置所不能比拟的。
目前国内有许多科研、制造单位都在进行微机式自动准同期装置的研制。
深圳智能设备有限公司研制的SID-2系列多功能微机准同期装置、许继继电器公司研制的WZQ—2/3微机准同期装置以及南瑞自控公司研制的SJ—12C双微机自动准同期装置等都具有高精度、高可靠性、人机界面友好、操作方便、接线简单等特点,在提高并网速度和可靠性的同时,大大提高了合闸准确度。
3.总体方案
3.1整体硬件框图
图3.1整体硬件框图
3.2方案简介
本设计主要是以80C196单片机为核心模块,通过降压滤波模块、交流采样模块、采样保持模块、过零比较模块、电源模块、复位模块、存储器模块、显示模块、发光二极管模块等辅助模块的配合,对发电机与电网的电压幅值(
、
)、相角(
、
)、频率(
、
)进行比较,当达到
=
、
=
、
=
的合闸要求时,发出允许合闸信号(在本设计中提现为合闸信号灯亮)。
若达不到合闸要求,则指示应对发电机增速或减速、增磁或减磁。
同时,在整个过程中,用LCD显示器显示当前发电机电压
、发电机频率
、电网电压
以及电网频率
。
4.系统硬件设计
4.1降压模块
4.1.1模块电路图
图4.1.1降压模块电路图
4.1.2模块目的
由于发电机端及电网端的电压幅值较高,不利于采样,必须将电压降到一定的大小。
该模块的目的在于将发电机端、电网端的电压降至5V左右。
4.1.3模块说明
降压是由电压互感器来完成的,其工作原理与变压器相同,基本结构也是铁心和原、副绕组。
特点是容量很小且比较恒定,正常运行时接近于空载状态。
其内部利用电磁感应的原理来改变交流电压的。
本设计在发电机端及电网端均采用二级降压。
如图4.1.1所示,将发电机端的电压降至约5V,以便能够顺利采样。
电网端同理。
4.1.4流程图
图4.1.4降压模块流程图
4.2滤波模块
4.2.1模块电路图
图4.2.1滤波模块电路图
4.2.2模块目的
由于发电机发出的电压含有各种谐波。
这种质量的电压,不利于对电压信号的各种数据的采集。
故为了信号数据的采集和存储的完成,更便于单片机中的A/D转换的顺利完成。
发电机发出的电压需经过滤波处理,这样就能使电压信号有一个合适的幅值和单一的正弦波。
4.3电源模块
4.3.1模块电路图
图4.3.1电源模块电路图
4.3.2模块目的
该模块用于将生活用电AC220V转化为单片机所需电源DC5V。
4.3.3流程图
图4.3.4电源模块流程图
4.4波形转换模块
4.4.1模块电路图
图4.4.1频率波形转换模块电路图
图4.4.2电压波形转换模块电路图
4.4.2模块目的
该模块的存在是为了对电压和频率(模拟量)波形进行转换,转换成方波
4.4.3模块说明
此模块是把波形转换为方波以便于单片机的逻辑对比
4.5显示模块
4.5.1模块电路图
图4.6.1显示模块电路图
4.5.2模块目的
显示模块旨在显示当前发电机端电压、频率以及电网电压、频率的数值。
4.5.3流程图
图4.6.4显示模块流程图
4.6信号指示灯模块
4.6.1模块电路图
图4.6.1发光二极管电路图
4.6.2模块目的
信号指示灯模块旨在显示当前系统是否已达到合闸标准。
4.6.3模块说明
该模块由5个发光二极管并联组成。
其中,D1、D2、D3、D4四支发光二极管灯亮,分别表明
、
、
、
,即分别需对发电机进行增速、减速、增磁、减磁操作,以使得发电机与电网之间无频率差及电压差。
若D1~D4都熄灭而D5亮,则说明当前符合合闸要求,可合闸将发电机并入电网运行。
4.6.4流程图
图4.6.4发光二极管模块流程图
4.7储存部分
4.7.1模块电路图
图4.7.1储存模块电路图
4.7.2模块目的
该模块主要为80C196单片机存储指令、数据。
4.7.3模块说明
在该模块单片机外接的芯片有74LS373,74LS138,2764,74LS373芯片是373为三态输出的八D透明锁存器。
74LS138为3线-8线译码器。
2764芯片是8k*8EPROM,这样便有充足的存储空间存放程序代码.。
现将地址空间分配如下:
8096芯片内部RAM用于存放随机数据,地址2080H~23FFH存放主程序代码,2400H~27FFH存放频率测量程序代码,2800H~2BFFH存放相角差测量程序代码,2C00H~2FFFH存放电压差测量程。
5.系统软件设计
5.1软件程序设计思路
本次设计的数字式准同期并列装置借助于单片机高速处理数据并完成控制的能力,利用编制的程序在硬件配合下实现发电机的并列操作,因此软件程序设计在本次装置设计中占有十分重要的地位,程序流程细节的编制因人而异,无标准可行。
我们这次程序软件设计的思路是,装置启动后,对主要部件进行初始化,然后开始工作,启动A/D转换,利用交流采样测量发电机以及电网对应的某一相相电压幅值,并储存,转而计算电压差,在电压差满足并列条件的基础上,我们再进行频率差检测,频率差检测利用8096单片机内部的高速输入HSI配合内部定时计数器T1测量,其基本原理是将整形后方波信号的上跳变时刻以及下跳变时刻存储,同时记录T1上、下跳变时刻计数值以及溢出次数,从而计算得到方波周期,进而得到发电机或电网电压的频率,继而得到频率差,在频率差不满足并网要求时,使相应增速或减速信号灯亮灭来告诉操作人员如何操作,在频率差满足并网要求时,进行相角差检测。
相角差测量的程序设计原理和频率测量一致,可调用编制好的相同的子程序测量,由于相角差是时刻变化的,所以相角差的测量要持续进行,当检测到相角差变小时,推算在恒定越前时间合闸下的理想合闸相角差,然后等待最佳合闸时机,最后发出合闸信号。
图5.2.1主程序流程图
5.2测量频率差的流程图
图5.2.2测量频率差的流程图
5.3测量电压差的流程图
图5.2.2测量电压差的流程图
6.参考文献
1、王福瑞等.《单片微机测控系统设计大全》北京航空航天大学出版社,1999
2、孙涵芳《Intel16位单片机》北京航空航天大学出版社,1999
3、汪建等《MCS-96系列单片机原理及应用技术》华中科技大学出版社,2004
4、沈红卫《单片机应用系统设计实例与分析》北京航空航天大学出版社,2003
5、程军《Intel80C196单片机应用实践与C语言开发》北京航空航天大学出版社,2001
6、张晓英等..基于单片机和CPLD的同步发电机自动准同期装置设计.电力自动化设备,2007