ADV8003规格书检讨笔记1022.docx
《ADV8003规格书检讨笔记1022.docx》由会员分享，可在线阅读，更多相关《ADV8003规格书检讨笔记1022.docx（21页珍藏版）》请在冰豆网上搜索。
ADV8003规格书检讨笔记1022
ADV8003规格书检讨笔记
编制：
曲岩
检查：
承认：
目录
1．芯片简介3
1.1概述3
1.2功能模块简述3
1.3接口资源4
1.4ADV8003系列IC4
2．硬件设计4
2.1物理特性4
2.2电气特性5
2.3电源系统及时序5
2.4主要通信接口6
2.4.1I2C6
2.4.2SPI6
2.4.3HDMITx8
2.4.4RX_5V9
2.4.5DAC9
2.5工作模式10
2.6视频MUXING模式11
2.7时钟13
2.8PCB布线要求14
2.8.1模拟/数字视频输出接口14
2.8.2DDR214
2.8.3电源旁路电容15
2.8.4GPIO15
2.9空端子处理15
3.应用简图15
1．芯片简介
1.1概述
ADV8003是一款多输入视频信号处理器，可对标清、增清或高清视频数据进行去隔行处理并将其调节为高清格式，能够生成屏幕显示位图（OSD），且以OSD重叠的形式利用两个高清多媒体接口（HDMI）发送器及一个视频编码器输出视频。
可通过多种方式将视频输入ADV8003：
使用48位TTL像素端口、使用24位外部OSDTTL像素端口或者带有HDMI发送器的器件（例如ADV7850）。
ADV8003支持CEA-861和VESA规范中的许多格式，以及其他一些广泛运用的时序格式。
ADV8003拥有主视频转换器（PVSP）和辅助视频转换器（SVSP），可实现多种不同分辨率的同步输出。
随机降噪、蚊式降噪和块状降噪等细节增强与图像增强技术有助于提高最终图像质量。
ADV8003的帧速率转换器可实现常见帧速率之间的转换，且支持在特定条件下同时输出两种不同的帧速率。
内部OSD具有高度的灵活性，使得系统设计人员能够以各种色彩深度（高达24位真彩色）轻松采用滚动文本和动画等功能。
应用
●高端A/V接收器
●上变频DVD播放器/录像机
●蓝光播放器/录像机
●机顶盒
●视频会议
●独立视频处理器
●HDMI分路器
1.2功能模块简述
图1功能简图
主要功能模块及特点
∙视频信号处理器
完整的12位4:
4:
4YUV内部处理
运动自适应去隔行，超低角度插值
双转换器，采用ADI专有算法
∙屏幕显示（OSD）
在内部生成基于位图的OSD，允许叠加在一个或者多个视频输出上
在3D视频格式上叠加
∙HDMI发送器
HDMI发送器x2
内容类型位
CEC控制器
∙内置6个DAC
12bitNSV视频DAC
支持多格式输出
1.3接口资源
NO.
接口名称
channel
描述
1
DDR2
--
最大支持1Gb，全能力应用时，数据率为250MHz
2
SPI
x2
Masterx1,Slavex1
3
I2C
x1
slave
4
I2C
x2
forHDCP，master
5
INT
x3
INT0用于OSD，INT1用于Tx，INT2用于Rx
6
I2S
x8
3CLK+5DATA。
音频通道不使用
7
ARC
x2
音频通道不使用
8
XTAL
x1
27MHz±50PPM
9
OSD_IN
x24
60pinTTL输入，可支持两路RGB888单独或者同时输入
10
P
x36
11
Rx_IN
x8
串行数据输入
12
Tx1_OUT
x8
串行数据输出
13
Tx2_OUT
x8
串行数据输出
14
DAC
x6
12bitDAC输出
1.4ADV8003系列IC
上表列出ADV8003系列芯片的主要差异，便于选型。
2．硬件设计
2.1物理特性
1）尺寸：
19x19mm
2）管脚：
425Pin
3）ROHS：
Pb-FreeBGA
4）球距：
0.8mm（两球中心点距离）
5）球径：
0.45mm±0.05mm
6）工作结温：
0~70℃
7）存储温度：
-65~150℃
8）ESD应力电压：
待咨询技术支持
9）封装热阻：
待咨询技术支持
10）InfraredReflowsoldering（20s）:
260℃
2.2电气特性
名称
TYP
精度
备注
电压
3.3V电源
3.3V
±3%
消耗电流
MODE1：
99.64mA
MODE2：
67.93mA
1.8V电源
1.8V
±3%
消耗电流
MODE1：
2296.4mA
MODE2：
1608.4mA
DAC
DACmatching
0.90%
Crystal
频率
27MHz
±50ppm
注：
mode1:
双输入、双HDMI输出，mode2：
单输入、单HDMI输出。
2.3电源系统及时序
上图是ADV8003的供电系统图示意，根据电流需求及控制盒整体的电源系统，才能进行电源方案设计。
如果选用多个1.8V电源供电，则必须确保DVDD，DVDD_DDR，PVDD_DDR是使用同一个电源。
上电时序要求如下：
1.保持RESET和PDN信号为低电平；
2.3.3V电源启动；
3.3.3V电源达到3.14V后延时至少20ms，1.8V电源启动；
4.1.8V电源启动；
5.1.8V电源稳定后，RESET允许拉高；
6.推荐再次进行至少5ms的RESET时间
这里的问题是：
PWD时序，掉电时序在datasheet中没有提及。
2.4主要通信接口
2.4.1I2C
如上表，I2C工作在快速模式，datasheet中对于注1的解释为：
I2C接口可以运行在更快的模式，在这里被描述为仅工作在快速模式。
读写时序要求如下：
寄存器地址为16bit
I2C为开漏输出，上拉电阻要求：
4.7KΩ
2.4.2SPI
外置的SPIflash用于存取OSDdata。
有以下两种方式可以访问SPIregisters:
SPIslave通信时序如下：
SPImaster通信时序如下：
2.4.3HDMITx
2.4.4RX_5V
串行数据Rx能够监视5V电源信号，5V输入时的规范如下：
5V信号内部控制电路包含一个环形振荡器，频率为42MHz±10%，即使在powerdown模式下依然有效，因此，当5Vpin不使用并且悬空时，内部寄存器dis_cable_det_rst需要置为1。
2.4.5DAC
DAC接口具有两个RESETpin，分别外接4.12KΩ±1%的电阻，DAC接口的负载电阻为300Ω，如下图demo电路所示，但是demo电路中负载电阻为330。
为了匹配输出阻抗，DAC需要外接buffer，根据过采样的不同，buffer也会略有差别，下图实例为16倍的情况，π型滤波器在实际设计中可做预留，电感以0欧姆电阻代替，其他器件NC即可。
过采样倍数有2、4、8、16.
DAC的参考电压VREF在不使用时，必须将其用一个0.1uF的电容连接到AVDD2
2.5工作模式
上表为ADI推荐的工作模式，各模式选取条件如下：
Mode1:
a）3路独立输出；b）噪声抑制；c）在某一路输出上叠加OSD
Mode2:
a）3路独立输出；b）噪声抑制；c）多路输出上叠加OSD；d）每一路都支持OSD和视频的单独放大
Mode3:
a）2路独立输出，且分辨率为上调；b）不要求去隔行处理；c）在同一分辨率输出上叠加OSD
Mode4:
a）3路独立输出；b）噪声抑制；c）多路路输出上叠加OSD
Mode5:
a）2路独立输出，且分辨率为上调；b）不要求去隔行处理；c）2路输出上叠加OSD
Mode6:
a）2路独立输出，且分辨率为上调；b）不要求去隔行处理；c）在某一路输出上叠加OSD
Mode7:
a）HDMI输入复制保护；b）噪声抑制；c）多路路输出上叠加OSD；d）每一路都支持OSD和视频的单独放大。
模拟OSD输出逐行。
Mode8:
a）HDMI输入复制保护；b）噪声抑制；c）多路路输出上叠加OSD；d）每一路都支持OSD和视频的单独放大。
模拟OSD输出隔行。
Mode9:
输入视频直接旁路输出
Mode10:
OSDdata通过24bitTTL输入，且分辨率小于720p；
Mode11:
OSDdata通过24bitTTL输入，且分辨率大于720p；
Mode12:
双区显示
Mode13:
OSDdata通过串行Rx输入
Mode14:
3路独立输入
2.6视频MUXING模式
数字处理core的配置较人性化，每一步都可以通过内部寄存器进行设置，为设计提供了便利性。
下表给出了主副VSP的视频输入和输出格式，其中○表示支持，X表示不支持。
后级可以通过PtoI模块将逐行转换为隔行输出。
VideoTiming
Input
outputfarmat
PVSP
SVSP
PVSP
SVSP
CEA
640x480p60
○
○
○
○
720x480p60
○
○
○
○
720（1440）x240p60
○
○
○
○
720（2880）x240p60
○
○
○
○
1280x720p60
○
○
○
○
1920x1080p
○
○
○
○
1920x1080i60
X
X
X
○
720x480i60
X
X
X
○
720x576p50
○
○
○
○
1280x720p50
○
○
○
○
1920x1080i50
X
X
X
○
720x576i50
X
X
X
○
720x288p50
○
○
○
○
1920x1080p50
○
○
○
○
1920x1080p24
○
○
○
○
1920x1080p25
○
○
○
○
1920x1080p30
○
○
○
○
720p100
○
○
○
○
576p100
○
○
○
○
720p120
○
○
○
○
480p120
○
○
○
○
576p200
○
○
○
○
480p240
○
○
○
○
480i120
○
X
X
X
480i240
○
X
X
X
576i100
○
X
X
X
576i200
○
X
X
X
1080i50-even
○
X
X
X
1080i100
○
X
X
X
1080i120
○
X
X
X
4kx2k30Hz
X
X
○
X
4kx2k25Hz
X
X
○
X
4kx2k24Hz
X
X
○
X
4kx2k24HzSMPTE
X
X
○
X
1280x720p23.97/24
X
X
X
X
1280x720p25
X
X
X
X
1280x720p29.97/30
X
X
X
X
VESAtiming
VGA
○
○
○
○
SVGA
○
○
○
○
XGA
○
○
○
○
WXGA
○
○
○
○
SXGA
○
○
○
○
WXGA-2
○
○
○
○
UXGA
○
○
○
○
WXGA-3
○
○
○
○
WUXGA
○
○
○
○
2.7时钟
ADV8003具有一个外部时钟及至少3个内部时钟：
2个PLL和一个环形振荡器。
外部时钟为27MHz，精度要求为±50ppm以内。
根据选取晶振的负载电容大小计算C1/C2的值：
PLL用于设置输出视频分辨率和帧率：
两个PLL需外挂滤波器，通过ELPF引脚实现。
下图为demo中的滤波器电路，169欧姆的电阻应是串联得到的。
环形振荡器用于5V信号探测PIN脚的时钟。
2.8PCB布线要求
2.8.1模拟/数字视频输出接口
HDMITMDS差分线需要跨接100欧姆的电阻，并且尽可能的靠近IC端口。
HDMITMDS在同面等长走线，不要有VIA。
ESD器件尽可能靠近HDMIconnector放置。
DAC模拟输出走线特征阻抗75欧姆。
2.8.2DDR2
DDR2最大支持1Gb（32bitx1或者16bitx2），频率250MHz。
下面是DDR2的PCBlayout布线要求。
所有DDR2的走线的特征阻抗为75欧姆。
2.8.3电源旁路电容
电容距离powerpin的距离小于0.5cm，走线遵循先过电容在进入powerpin的原则。
下表为旁路电容设计要求。
2.8.4GPIO
走线尽可能短，容性负载小于15pF。
注意高速信号线屏蔽地的设置，如PCLK，OSD_CLK，HS，OSD_HS，VS，OSD_VS，DE，OSD_DE，XTALN，andXTALP。
2.9空端子处理
不使用的端子如果处理不当，极易引入噪声或者增大工作电流等，因此需正确配置，具体请参考规格书中附录E。
3.应用简图
1.本次DLP控制盒选取单HDMI输入的ADV7610及ADV7844。
2.DEMO板为6层板。
3.DEMO板DDR2为1Gb（16bit）x2，型号MT47H64M16（Micron）。
SPIflash为128Mb，型号M25P128（ST）。
4.DEMO板DAC输出buffer型号为AD8061ARTZ。
看门狗AM708，用于产生RESET信号。
电源采用6ADC-DCx2。
升级会员 