计算机组成原理寄存器实验.docx

计算机组成原理寄存器实验.docx

《计算机组成原理寄存器实验.docx》由会员分享，可在线阅读，更多相关《计算机组成原理寄存器实验.docx（8页珍藏版）》请在冰豆网上搜索。

计算机组成原理寄存器实验

计算机组成原理寄存器实验

————————————————————————————————作者:

————————————————————————————————日期:

成绩:

计算机原理实验室实验报告

课程　:

计算机组成原理　

姓名:

　　　李文周　

专　业：

　　　计算机科学与技术

学号：

　１32０5４2３7　

日期：

　　20１5.１2　

太原工业学院

计算机工程系

实验二:

寄存器实验

实验环境

PC机＋Ｗin7+74LS373+prｏteus仿真器

实验日期

2015.1２

1．实验内容

（１）基本内容

1．理解CＰU运算器中寄存器的作用

2．设计并验证4位算数逻辑单元的功能

（2）扩展要求

1.实现更多的寄存器（至少8个）

二．理论分析或算法分析

7４ls373是常用的地址锁存器芯片,它实质是一个是带三态缓冲输出的８D触发器，在单片机系统中为了扩展外部存储器,通常需要一块74ls373芯片。

7４ls３７3工作原理简述:

（1）.１脚是输出使能（OE），是低电平有效,当１脚是高电平时，不管输入3、4、7、8、1３、14、１7、18如何，也不管11脚（锁存控制端,G）如何,输出2（Q０）、５（Ｑ１）、6（Q2）、9（Q3）、１２（Q４）、15（Q5）、1６（Q６）、１9（Q7）全部呈现高阻状态（或者叫浮空状态）； 

（2）.当１脚是低电平时,只要１1脚（锁存控制端,Ｇ）上出现一个下降沿,输出2（Q０）、5（Ｑ1）、6（Ｑ2）、9（Q3）、12（Ｑ4）、１5（Ｑ5）、16（Ｑ6）、19（Q7）立即呈现输入脚3、４、7、8、１3、14、1７、18的状态．锁存端ＬE由高变低时，输出端８位信息被锁存,直到ＬＥ 端再次有效。

当三态门使能信号OE为低电平时，三态门导通，允许Q0~Ｑ7输出,OE为高电平时，输出悬空。

L——低电平；Ｈ——高电平；X——不定态；Ｑ0——建立稳态前Q的电平;G——输入端，与8031ALE连高电平:

畅通无阻低电平：

关门锁存。

图中ＯE——使能端，接地。

当G=“1”时,7４ＬS373输出端1Q—８Q与输入端1D—8D相同；当G为下降沿时,将输入数据锁存。

3．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）

四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）

1．向寄存器写数据

当7４ＬS３７3的控制端ＬE由高电平到低电平时,锁存数据。

2.从寄存器里读数据

实验扩展

1.实验电路

2.写数据电路

2.读数据电路

5.实验总结

　通过本次实验,我了解了通用寄存器的组成和硬件电路。

做实验之前，由以前学的理论知识明白寄存器的作用,即是存储数据或运算结果等。

这次寄存器的实验主要是将理论变成实践,使得我们更加理解它的作用以及原理。