计算机组成原理实验指导书JSY4.docx

资源描述

计算机组成原理实验指导书JSY4.docx

《计算机组成原理实验指导书JSY4.docx》由会员分享，可在线阅读，更多相关《计算机组成原理实验指导书JSY4.docx（49页珍藏版）》请在冰豆网上搜索。

计算机组成原理实验指导书JSY4.docx

计算机组成原理实验指导书JSY4

计算机组成原理

实验指导书

青岛科技大学

数字技术实验中心

实验一运算器实验……………………………………………………1

实验二进位运算和移位运算实验……………………………………7

实验三静态存储器原理实验…………………………………………11

实验四数据通路实验…………………………………………………13

实验五微程序控制器实验……………………………………………15

实验六微程序控制器实验……………………………………………25

实验一运算器实验

一、实验目的

1）熟悉实验装置；

2）学习算术逻辑单元电路的构成及其工作原理，掌握运算器实验的数据传送通路的结构及不同实验状态下的各运算数据的流程；

3）验证运算功能发生器（74LS181）的组合功能；

二、实验设备

JYS-4计算机组成原理实验箱及导线若干。

三、实验内容

1、实验装置简介

JYS-4计算机组成原理实验装置是一种能够通过多种“原理计算机”的设计和构造，来灵活地实现“计算机组成原理”课程的实验教学，以满足不同层次和不同教学环节实验要求的开放式教学实验设备。

使用JYS-4计算机组成原理实验装置可完成运算器实验、进位和移位控制实验、静态存储器原理实验、计算机的数据通路实验、微程序控制器实验、基本模型机的设计与实现实验、带移位运算的模型机的设计与实现等实验。

JYS-4计算机组成原理实验装置采用内、外总线结构，并按开放式结构要求设计了各关联的单元实验电路，除进一步规范了可组成的原理计算机结构外，也为实验教学提供了充足的硬件可设计空间和软件可设计空间，在实验电路构造方面，系统也提供了多种手段，可按部件层次组合方式逐次构造不同结构和复杂程度的部件实验电路及模型计算机。

整个实验仪器是由分散元器件构成，包括计算机中的各组成部件：

运算器、存储器、控制器等，这些器件的内部连线已经连好，需要连接的是一些控制信号线。

实验板上对各个器件的划分比较清楚，都用白色框线表示，每个器件的名称也用白色注明。

JYS-4计算机组成原理实验装置具有以下特点：

1）系统装置支持三种实验电路构造方式，即实验元件零连线方式（在面包板上自己搭建实验电路）、单元电路跨接方式（使用装置提供的排线通过跨接构造出实验电路）和实验“软连线”方式（使用可编程逻辑器件通过编程设计实验电路）。

我们可以根据实验教学的需要，灵活使用。

2）系统装置提供灵活的操作方式。

即可以通过拨动微程序控制器单元的数据开关（以发光二极管为显示器）以二进制数码进行编程、显示来调试实验程序，也可以通过RS-232C通讯接口与PC微机联机，在PC机上进行编程、传送、装载程序，运行程动态调试和序。

3）系统装置提供图形方式的联机操作软件，可以显示用户设计的实验模型机的逻辑示意图。

在调试过程中可以动态的显示数据流向及数据、地址和控制总线的各种信息，使调试过程形象化。

4）系统装置采用E2PROM作为微程序存储器，从而对程序既能修改又具有断电保护功能

每套实验仪器内部都有电源线、拍线若干，电源开关在旁侧。

JYS-4硬件系统主要由安装在一块印刷电路大板上的开关、电阻、LED显示器、集成电路等器件构成。

整个电路板由功能相对独立的不同“单元电路”组成。

系统布局如图1-1所示。

电源

（RS232接口）

89C51单元（PC单元）

微程序控制器单元

信号单元

时序单元

运算器单元

读写

单元

逻辑

单元

地址

单元

总线

单元

PLD单元

LED单元

寄存器

单元

扩展单元

输入设备

主存储器

输出设备

开关控制单元

图1-1系统布局示意图

JYS-4计算机组成原理实验装置系统配置如表1-1所示。

表1-1JYS-4系统的主要配置

项目

内容

数量

项目

内容

数量

运算器

74LS181

输出设备

GAL16V8

移位器

74LS299

数码管

指令程序寄存器

SRAM6116

信号源

555

通用寄存器

74LS273

74LS123

74LS374

电位器

指令寄存器

74LS273

编辑运行方式开关

三态开关

程序计数器

74LS161

显示灯

发光二极管

微程序控制存储器

E2PROM2816

单片机

LH-1

时序发生器

74LS175

串行通讯口

MC1488

74LS74

MC1489

起停控制器

拨动开关

9针插座

微动开关

电源

5V+12V输出

微指令寄存器

74LS273

通用实验单元

进口面包板（附件）

74LS175

微地址寄存器

74LS74

通讯电缆

RS-232

PID

Isplisi1016

软盘

集成操作软件

输入设备

74LS245

实验用元件

排线若干

数据开关

存储器

SRAM6116

2、实验原理

1）算术逻辑运算单元电路的结构

算术逻辑运算单元电路的结构如图1-2所示，使用2片74LS181以并/串连的形式构成8位字长的ALU，ALU的输出经过一个三态门（74LS245）同数据总线相连。

运算器的两个输入端的数据分别由两个锁存器（74LS273）锁存，锁存器的输入与数据总线相连，数据开关用来给出参与运算的数据，并通过三态门（74LS245）和数据总线相连，数据显示灯与数据总线相连，用来显示数据总线的内容。

在实验过程中，ALU根据不同的运算控制信号对2个锁存器中的二进制数进行相应的算术或逻辑运算。

其运算结果可以经三态门（74LS245）送到数据总线上，挂在数据总线上的指示灯便显示其内容。

图1-2算术逻辑运算单元数据通路

2）算术逻辑运算单元电路的主要控制信号

算术逻辑单元电路中用到的控制信号主要有T4、S0、S1、S2、S3、

、M、LDDR1、LDDR2、

、

。

在实际应用中，只需将“W/RUNIT”的T4接至“STATEUNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，其中

、

为低电平有效，它们是分别控制运算器进位、数据开关至数据总线的三态门以及运算器输出至数据总线三态门的控制信号。

需要说明的是，在实验过程中必须保证任何时刻最多只能有一路数据出现在数据总线上，

和

这两个信号不能同时有效，否则会引发数据总线上多个方向的数据流同时存在（如数据开关上的数据和ALU上的数据同时送往数据总线），这种情况会引发数据总线上的“数据冲突”，很容易导致各自的三态门等器件烧毁，这是一定要注意避免的。

在今后做其他实验的时候更要注意，因为数据的来源越多，引发这种“数据冲突”的可能性就越大。

LDDR1、LDDR2为高电平有效，它们分别是运算器的“A寄存器”和“B寄存器”数据锁存控制信号，有效（高电平状态）时当有T4脉冲来临便接收数据，无效时便锁存数据。

S0、S1、S2、S3以及M和Cn是运算功能发生器（74LS181）的运算功能控制信号，其状态与功能见74LS181功能表。

表1-274LS181功能表

工作方式输入选择

S3S2S1S0

正逻辑输入与输出

逻辑运算（M=H）

算术运算（M=L）

（Cn=H）

（Cn=L）

LLLL

A非

A加1

LLLH

（A+B）非

A+B

（A+B）加1

LLHL

（A非）B

A+（B非）

A+（B非）加1

LLHH

逻辑0

减1

LHLL

（AB）非

A加A（B非）

A加A（B非）加1

LHLH

B非

（A+B）加A（B非）

（A+B）加A（B非）加1

LHHL

A异或B

A减B减1

A减B

LHHH

A（B非）

（A（B非））减1

A（B非）

HLLL

（A非）+B

A加AB

A加AB加1

HLLH

（A异或B）非

A加B

A加B加1

HLHL

（A+（B非））加AB

（A+（B非））加AB加1

HLHH

AB减1

HHLL

逻辑1

A加A

A加A加1

HHLH

A+（B非）

（A+B）加A

（A+B）加A加1

HHHL

A+B

（A+（B非））加A

（A+（B非））加A加1

HHHH

A减1

四、实验步骤

1、按要求打开实验装置，把上述原理图中用到的单元电路及控制信号与实验装置上各单元电路和相关信号控制开关等实物对照，熟悉应用和操作对象。

2、本次实验用到的所有数据开关和控制开关如果不在初始状态，则要先将其打到初始状态（即断开状态），在本装置中，开关断开，其输出均为高电平状态（开关指示灯灭）。

3、按照图1-3连接线路（按照实验一里要求的方法要点接线），连接完毕后要进行仔细检查（每两组之间也要交换检查），确保无误后方可通电实验。

图1-3实验接线图

4、用二进制数据开关向DR1（寄存器A）和DR2（寄存器B）置运算数据。

其具体步骤如下：

1）再次查看开关单元的ALU-B开关是否处于初始状态，不在初始状态则打到初始状态（ALU-B=1），关闭ALU输出的三态门。

2）接通SW-B开关，打开数据输入单元的三态门。

3）分别向寄存器A和寄存器B置数，操作流程如下：

向寄存器B置数据：

LDDR1=0

LDDR2=1

T4=

4）关闭数据输入三态门，即断开SW-B开关（使SW-B=1）。

5、验证寄存器A（DR1）和寄存器B（DR2）中数据的正确性，操作步骤如下：

1）在上述关闭数据输入三态门（SW-B=1）的情况下，打开ALU输出的三态门（ALU-B=0）。

2）当置S3、S2、S1、S0、M于初始状态时，其控制开关均在断开状态，输出信号均为高电平

（1），这时ALU输出的是寄存器A里的数据，对照所设置的数据看是否与总线指示灯显示的数据相同。

3）只接通S2和S0信号的控制开关（使S2=0，S0=0），其余开关状态不变，这时ALU输出的是寄存器B里的数据，对照所设置的数据看是否与总线指示灯显示的数据相同。

4）经过上述检验，如果两个寄存器所显示的数据与所置入的数据是一致的，表明实验装置所用到的这部分单元电路、实验接线和实验操作都是正确无误的。

否则必有一个或几个实验环节发生错误，必须认真检查分析，找出出错原因。

后续实验必须在上述结果正确无误的基础方可进行。

6、验证74LS181的算术运算和逻辑运算功能（采用正逻辑），在给定寄存器A（DR1=X）和寄存器B（DR2=Y）数据的情况下，改变运算器的功能，观察运算器的输出，把相关功能下的输出结果填入下表1-3，并做出理论分析和比较，验证实验的正确性。

表1-3运算器实验数据记录表

寄存器A的内容X

寄存器B的内容Y

S3S2S1S0

M=0（算术运算）

M=1（逻辑运算）

Cn=1

Cn=0

0101101

01011011

0000

01011011

01011110

10100010

0001

11111011

11111100

00000100

0010

10100100

10100101

01011011

0011

11111111

00000000

0100

01000000

01000001

11111111

0101

10011011

10011100

10100100

0110

01000100

01000101

11111011

0111

10011111

10100000

1000

10100000

10100001

01011111

1001

0100000

01000001

00000001

1010

10100100

10100101

01011011

1011

111111111

0000000

1100

01000000

01000001

00000001

1101

10011011

10011100

10100100

1110

01000100

01000101

11111011

1111

10011111

10100000

五、实验注意事项

1、接线时将电源断开，接好线后相互检查无误，最后指导教师检查无误后，方可打开电源。

2、相互冲突的总线控制信号要确保互斥出现，否则会出现总线冲突，导致烧毁器件。

3、认真对待，反复检查、确认；不太确定的事情不能草率行事，经指导老师确认后再做。

4、插拔拍线时动作要慢，对准板子上的排针垂直插入和拔出，以免损伤排针和拍线。

5、当使用拍线连接多个数据线和控制信号时，注意对应关系，拍线中各条线的颜色可以帮助辨认。

6、接线前要认真阅读《实验指导书》，联系课堂所学知识，搞清楚电路结构及工作原理，达到理论与实践相结合的目的。

7、根据实验内容写出实验报告。

实验二进位运算和移位运算实验

一、实验目的

1）学习算术逻辑单元电路的构成及其工作原理。

2）验证待进位控制的算术运算功能发生器的进位功能。

3）验证移位控制的组合功能。

4）按指定的数据完成几种特定的算术运算。

二、实验设备

JYS-4计算机组成原理实验箱及导线若干。

三、实验内容

1、进位控制单元电路实验原理

进位控制单元电路是在算术逻辑运算单元的基础上增加进位控制部分形成的单元电路，其作用是验证运算器在进行运算的过程中是否产生进位，并将结果用指示灯显示出来。

图2-1进位控制单元数据通路

进位控制单元电路的结构原理如图2-1所示，由于进位控制单元电路是以算术逻辑运算单元电路为基础，所以具有算术逻辑运算单元的所有控制信号，为了控制进位锁存器，进位控制单元增加了

控制信号，当该控制信号处于低电平，同时发送一个T4信号，ALU（74LS181）的进位则被锁存在一个74LS74锁存器中。

2、移位运算单元电路实验原理

移位运算单元电路是运算器单元电路中负责完成二进制数的逻辑左移、逻辑右移、算术左移、算术右移的部件。

移位运算单元电路数据通路如图2-2所示，使用了一片74LS299作为移位发生器，其八位输入/输出端以排针方式和总线单元电路连接。

信号控制其使能端，T4时序为其时钟脉冲，实验时将“W/RUNIT”中的T4接至“STATEUNIT”中的KK2单脉冲发生器，由S0S1M控制信号控制其功能状态（如表2-1）。

通过控制信号，改变单元的功能。

每给一次T4信号，产生一次移位运算。

图2-2移位运算单元电路的数据通路

表3-174LS299功能表

299-B

功能

任意

保存

循环右移

带进位的循环右移

循环左移

带进位的循环左移

任意

装数

四、实验步骤

1、进位运算实验步骤

1）连接实验线路。

按图2-3连接实验线路，将“W/RUNIT”中的T4接至“STATEUNIT”中的KK2单脉冲发生器。

ALUUNIT的AUJ1连接至BUSUNIT再接到INPUTUNIT的SWJ3，AUL-BS3-CNLDDR1、LDDR2、AR接至SWITCHUNIT的相应接口上，连接完毕后要进行仔细检查。

2）从输入单元电路向寄存器A和寄存器B置数。

①关闭ALU输出三态门（ALU-B=1），开启输入三态门（SWB-B=0）；②要向DR1寄存器中输入01010101，先将数据开关设置成01010101，同时将LDDR1设置成1，LDDR2设置成0，按动KK2发送一个T4信号脉冲，此时数据01010101便送入寄存器A（DR1）中；③再将数据开关设置成10101010，并将LDDR1设置成0，LDDR2设置成1，再按动KK2发送一个T4脉冲信号，数据10101010便送入寄存器B（DR2）中。

3）进位标志位清零。

进位标志清零的方法是，将S3S2S1S0M的状态置为00000，AR状态置为0（要注意的是清零时DR1寄存器中的数不能等于FF），然后按动微动开关KK2。

注：

进位标志指示灯CY亮时表示进位标志位“0”，无进位；标志指示灯CY灭时表示进位为“1”，有进位。

4）验证带进位运算及进位锁存功能。

实验使用加法运算来验证。

首先向DR1、DR2置数，并将进位标志位清零。

然后使ALU-B=0，S3S2S1S0M状态为10010，此时将数据显示灯上显示的数据位DR1、DR2加当前进位标志位，这个结果是否产生进位，则要按动微动开关KK2，若进位标志灯亮，表示无进位；反之，则表示有进位。

图2-3进位实验接线图

2、移位运算实验步骤

1）连接实验线路。

按图2-4连接线路，将“W/RUNIT”中的T4接至“STATEUNIT”中的KK2单脉冲发生器。

ALUUNIT的AUJ1连接至BUSUNIT再接到INPUTUNIT的SWJ3，299-BS1S0M接到SWITCHUNIT的相应接口上。

连接完毕后要进行仔细检查，检查无误后接通电源。

。

2）移位操作。

①首先进行置数：

具体步骤是将数据输入单元的数据开关置成01101011状态，然后将SW-B置为0。

要置数时将S0置成1，S1置成1，此时74LS299处于装数状态，按动微动开关KK2发送T4信号，数据装入后再将SW-B置为1；②移位操作：

参照表3－1改变S0S1M299-B的状态，按动微动开关KK2，就可以观察移位结果。

在实验过程中，每按动一次KK2键，显示灯显示数据就移动一位。

图2-4移位实验接线图

五、实验注意事项

1、分析实验结果。

2、根据实验内容写出实验报告。

实验三静态存储器原理实验

一、实验目的

1）掌握静态随机存储器（6116）的工作原理；

2）掌握静态随机存储器（6116）的数据读写方法。

二、实验设备

JYS-4计算机组成原理实验箱及导线若干。

三、实验内容

1、存储器实验原理

实验所用的半导体静态存储器电路原理如图3-1所示，实验中的静态存储器由一片6116（2K*8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。

地址灯AD0-AD7与地址线相连，显示地址线内容。

数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。

因地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10接地，所以其实际容量为256字节。

6116有3个控制线：

CE（片选），OE（读控制），WE（写控制）。

当片选信号有效（CE=0）时，OE=0时进行读操作（注意：

在本电路中，OE固定接地，只要片选信号CE=0有效，则不在写状态就在读状态），CE=0，WE=1时进行写操作，其写时间与T3脉冲宽度一致。

实验时将T3脉冲接至实验装置电路大板上的时序电路模块的TS3相应的插孔中，其脉冲宽度可调，其他电平控制信号由“SWITCHUNIT”单元的二进制开关模拟，其中SW-B为低电平有效，LDAR为高效电平有效。

图3-1存储器实验单元电路原理

2、存储器实验内容

实现对静态存储器6116的读写操作。

先向6116写入若干个数据，然后再读出。

四、实验步骤

1、将时序电路模块的Φ和H23排针相连，形成时钟脉信号T3，时序电路模块中有两个二进制开关“STOP”和“STEP”，将“STOP”开关置为“RUN”状态，“STEP”开关置为“EXEC”状态时，按动微动开关START，则T3输出连续的方波信号；当“STOP”开关置为“RUN”状态，“STEP”开关置为“STEP”状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。

2、按图3-2连接实验线路，检查无误后接通电源（存储器模块内部连线已接好，只需将控制信号及时钟脉冲信号T3与存储模块的外部连接，即可形成实验电路）。

图3-2静态存储器实验接线图

3、存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、15具体操作步骤如下：

（以向0号单元写入11为例）

1）SW-B=0，其他开关均为1，输入单元的数据开关置为00000000（地址信号）；

2）按Start按键产生T3脉冲信号，地址信号存入AR；

3）LDAR=0（关AR），输入单元的数据开关置为00010001（装入数据信号）；

4）CE=0，按Start按键产生T3脉冲信号，装入数据信号写入6116的指定地址；

依照上述方法步骤，把指定的数据写入相应的存储器单元。

4、依次读出存储器的00、01、02、03、04号内存单元中的内容，观察上述各单元中的内容是否与前面写入的一致。

具体操作步骤如下：

（以从0号单元读出11数据为例）

总线

显示

五、实验注意事项

1、分析实验结果。

2、根据实验内容写出实验报告。

实验四数据通路实验

一、实验目的

1）掌握计算机的数据通路组成及其工作原理；

2）在JYS-4实验装置上模拟计算机最基本的工作过程，打通“键盘”、“CPU”、“RAM”之间的数据通路。

二、实验设备

JYS-4计算机组成原理实验箱及导线若干。

三、实验内容

该实验实际是实验一与实验三的综合，把JYS-4实验装置上的INPUTDEVICE（输入设备—键盘）、SWITCHUNIT（开关单元—控制器）、SIGNALUNIT（信号单元—时钟）、STATEUNIT（时序单元）、ALUUNIT（算术逻辑单元—运算器）、MAINMEM（主存储器—内存）、ADDRESSUNIT（地址单元）、BUSUNIT（总线单元）、W/RUNIT（写/读单元）、OUTPUTDEVICE（输出设备）等单元电路连接起来，构成一个最基本的计算机系统，以模拟计算机的实际工作过程。

电路构成也是运算器实验和存储器实验电路的综合，如图4-1。

图4-1JYS-4装置的数据通路组成原理

电路的接线参见图1-3及图3-2。

需要特别说明的是，由于在本装置的开关单元里，LDDR1与CE、LDDR2与WE分别共用一个控制开关，在上述两个实验分别做的时候，这两个开关要么用于产生LDDR1和LDDR2（做运算器实验时）这两个控制信号，要么用于产生CE和WE（做存储器实验时）这两个控制信号，所以是不矛盾的。

但在本实验里，这四个控制信号都要用到，因而产生了矛盾，为了解决这个问题，这里规定在本实验接线时，保持图1-3的接线不变，而将图4-2中存储器单元的片选信号（CE）输入端连接至开关单元里的AR（PC-B）控制端

展开阅读全文