EMI教程名词释义.docx

EMI教程名词释义.docx

《EMI教程名词释义.docx》由会员分享，可在线阅读，更多相关《EMI教程名词释义.docx（19页珍藏版）》请在冰豆网上搜索。

EMI教程名词释义

扼流圈Choke-coil

抗扼交变电流的电感性线圈。

利用线圈电抗与频率成正比关系，可扼制高频交流电流，让低频和直流通过。

根据频率高低，采用空气芯、铁氧体芯、硅钢片芯等。

用于整流时称“滤波扼流圈”；用于扼制声频电流时称“声频扼流圈”；用于扼制高频电流时称“高频扼流圈”。

用于“通直流、阻交流”，“通低频、阻高频”的电感线圈叫做高频扼流圈。

线圈扼流的原理通俗地来说就是在电流通过时，线圈产生的磁场因自感会阻碍电流产生的磁场，从而使电流延迟通过。

“低频扼流线圈”因延迟的时间比交流电改变方向所需的时间长而阻止交流电通过。

“高频扼流线圈”延迟的时间小于低频交流电改变方向所需的时间但大于高频交流电改变方向所需的时间，因而低频交流电可以通过而高频交流电不能通过。

关于串扰

解析嵌入式系统串扰问题

引言

在嵌入式系统硬件设计中，串扰是硬件工程师必须面对的问题。

特别是在高速数字电路中，由于信号沿时间短、布线密度大、信号完整性差，串扰的问题也就更为突出。

设计者必须了解串扰产生的原理，并且在设计时应用恰当的方法，使串扰产生的负面影响降到最小。

1 串扰理论分析

串扰主要源自两个相邻导体之间所形成的互感与互容。

在高速数字电路中，互感通常比互容的问题更严重。

1.1 互容

一个电路产生电场，该电场会影响第二个电路，这种相互影响的系数称为它们的互容。

式中，CM为互容，ΔV为驱动波形的阶跃幅度，TR是驱动波形的上升时间，RB是接收电路的接地阻抗。

由式1可知，互容串扰电压与CM、ΔV/TR、成正比，因此，减小互容串扰电压的方法有：

②减小ΔV/TR。

在确保信号时序的前提下，尽可能选择信号沿较缓的器件。

③减小RB。

减小被干扰电路接地阻抗，对被干扰电路进行末端端接，为被干扰电路并接去耦电容。

1.2 互感

两个信号回路相互靠近时，一个信号回路的磁场变化将影响另一个信号回路，这种影响就是互感。

互感的大小取决于信号回路的自感与两个信号回路耦合的程度。

式中，LM为互感，ΔV为驱动波形的阶跃幅度，TR是驱动波形的上升时间，RA是驱动电路的源端阻抗。

由式

（2）可知，互感串扰电压与LM、ΔV/TR成正比，与RA成反比。

因此，减小互感串扰电压有如下方法。

（1） 减小LM

① 增大信号走线间距（因为LM随着间距平方的增加而下降，关键信号可采用3W原则）。

②为信号提供完整的参考平面。

在低速电路中，电流沿着电阻最小路径前进，而高速信号沿着电感最小路径前进。

电感最小的返回路径就紧贴在一个信号导体下面，它使输出电流路径与返回电流路径之间的总回路面积最小，从而使输出电流路径与返回电流路径的干扰磁场相互抵消。

③减小信号到参考平面的距离，从而减小环路面积，达到减小LM的目的。

④尽可能地减小相邻信号间的平行长度。

平行长度越短，则总的LM越小。

⑤无参考平面隔离的相邻信号层走线方向应该垂直，可减小磁场耦合程度。

⑥对串扰较敏感的信号线尽量布在内层，以减小磁场耦合程度。

（2） 减小ΔV/TR

在确保信号时序的前提下，尽可能选择信号沿较缓的器件。

（3） 增大RA

在干扰电路源端串接电阻，减小电流变化斜率，同时要兼顾与传输线阻抗匹配，避免信号反射。

1.3 近端串扰和远端串扰

图1 两条传输线的耦合

如图1所示，假设位于A点的驱动器是干扰源，而位于D点的接受器为被干扰对象，那么驱动器A所在的传输线被称为“干扰源网络”或“侵害网络（Agreessor）”，相应的接收器D所在的传输线网络被称为“静态网络”或“受害网络”。

静态网络靠近干扰源一端的串扰称为“近端串扰”（也称后向串扰），而远离干扰源一端的串扰称为“远端串扰”（也称前向串扰）。

根据产生的原因不同，可将串扰分为容性耦合串扰和感性耦合串扰两类。

受侵害线上近端和远端串扰噪声的波形可以通过图2得出。

当一个数字脉冲上升沿进入传输线，它将不断地在受侵害线上感应出噪声，一部分串扰噪声将传向近端，另一部分将传向远端。

远端串扰脉冲与侵害线上的信号经过时间TD（信号在传输线上的延迟时间）后同步到达终端。

近端串扰脉冲将起始于侵害线上信号变化沿出现的时刻，而侵害信号到达终端前产生的最后一部分近端串扰信号将在t=2TD时刻才到达近端，这是因为这部分信号要经过整条传输线才能被传回近端。

所以，近端串扰起始于t=0，并且持续2TD的时间。

远端串扰起始于t=TD，持续时间为数字信号的上升或者下降时间。

图2 串扰噪声示意图

近端和远端传播的容性耦合电流都是正向的。

具体的容性耦合如图3所示，图中的TP是干扰信号在传输线上的延迟时间，Tr是干扰信号的上升时间。

流向近端的感性耦合电流与近端容性耦合电流同向，流向远端的感性耦合电流与远端容性耦合电流反向。

具体的感性耦合如图4所示。

图3 容性耦合的近端、远端串扰波形 

图4感性耦合的近端、远端串扰波形

正常条件下，在一个完整平面上，感性和容性的串扰电压大小基本相等。

远端的串扰分量（在D点的电压）相互抵消，近端的串扰分量（在C点的电压）相互增强。

带状线电路具有很好的感性和容性耦合平衡性，因此其远端耦合系数极小；对于微带线路，与串扰相关的电场大部分穿过空气（而不是其他的绝缘材料），介电常数较小，因此容性串扰比感性串扰小，导致其远端串扰是一个小的负数。

在开槽和其他不完整的参考平面上，感性耦合比容性耦合更大，使远端串扰变大。

1.4 串扰的反射

电压反射系数ρ的计算公式：

式中，RL是终端负载电阻，Z0是传输线特性阻抗。

若RL=Z0，则ρ=0；若终端开路（RL=∞），则ρ=1；若终端短路（RL=0），则ρ=-1。

在图1中，若近端阻抗与传输线特性阻抗不匹配，会使近端串扰在远端造成反射。

为了消除近端串扰反射到远端，可以通过在近端接入正确的匹配电阻使ρ=0，消除反射。

2 串扰理论的应用实例

在工作实践中，笔者遇到了很多有关串扰的实际案例，通过运用上述分析的结论，均较好地得以解决。

现将几个代表性问题的解决方法与大家分享。

2.1 增大信号走线间距

现象：

Linux操作系统在加载过程中，出现偶然性意外错误而终止，系统提示访问了非法地址。

分析：

操作系统从NANDFlash解压到SDRAM中并执行。

SDRAM的CLK信号频率较高、沿斜率较大，本身就是一个干扰源。

同时，由于CLK信号对于SDRAM时序控制的重要性，若受到周围信号的干扰，则可能影响SDRAM的正常读写。

用示波器测试SDRAM的CLK信号，发现信号上偶尔会出现一些很小的干扰，但系统加载却正常了。

经分析，这应与示波器探头自带的电容有关。

尝试在CLK信号与地之间并接10pF去耦电容，系统加载即正常。

可见，CLK信号确实是受到了干扰，并接去耦电容正是将干扰滤除了一部分。

解决：

由于SDRAM是高速器件，时序要求较高，CLK并接电容后，信号沿变缓，时序参数较为临界，通过增大信号走线间距的方法解决串扰问题更为合适。

重新设计PCB时，将CLK与信号其他信号的中心距增大到3W（即3倍线宽），问题得以解决。

2.2 在信号源端串接电阻

现象：

CPU通过总线外扩一个以太网芯片，但程序无法正常初始化该芯片，网络不通。

分析：

用示波器测试“读”、“写”、“片选”、“数据”、“地址”等总线信号，发现这些信号上升、下降沿时间很短，信号过冲较严重，信号间距受空间所限无法增大，因此，总线信号间必然存在串扰问题。

各总线信号既是干扰源，又是被干扰对象。

在信号源端串接电阻有两个好处：

作为干扰源，源端阻抗变大，电流变化率降低，与其他信号的互感耦合减小；作为被干扰对象，源端阻抗与传输线匹配，有利于吸收近端串扰，避免将近端串扰反射到远端。

解决：

将总线信号源端串联电阻的阻值从10Ω增大到50Ω，重新运行程序，网卡芯片初始化正常，串扰问题解决。

2.3 为信号提供完整的参考平面

现象：

CPU总线上增加点阵液晶设备，发现网口通信时网口1经常出现丢包现象，网口2甚至无*INKUP成功。

分析：

系统主板为两层板，没有完整的信号参考平面，由于液晶连接线较长，使数据总线的长度增加，从而使串扰变得更加严重。

网卡芯片与点阵液晶共用低8位数据总线与读、写控制信号，因此信号受到干扰、通信受到影响。

解决：

重新设计PCB时，将2层板改为4层板，增加地层、电源层，为总线信号提供完整的参考平面，串扰减小。

2.4 减小被干扰电路接地阻抗

现象：

SPI通信时，从SPI设备读回的数据不是期望的数据。

分析：

用示波器测试SPI总线信号，发现CLK信号的上升沿、下降沿产生高频振荡，并两次跨过高、低门限电平。

这将引起SPI数据的误触发，使CPU得到不正确的数据，因此需要滤除该高频干扰信号。

解决：

在CLK信号与地之间并接1000pF去耦电容，为高频干扰信号提供对地的低阻抗通道，干扰问题解决。

结语

串扰在高速电路设计中是一个不可忽视的问题，会影响系统的时序、降低噪声容限，导致系统无法正常工作。

本文介绍了串扰产生的原理，通过对串扰电压的计算推导得到影响串扰的关键因素，根据这些因素提出一系列解决串扰问题的方法，并在实例中进行验证应用，对于解决串扰问题有一定的借鉴、指导意义。

噪声容限（英语：

NoiseMargin）

是指在前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度。

在数字电路中，一般常以“1”态下（上）限噪声容限和“0”态上（下）限噪声容限中的最小值来表示电路（或元件）的噪声容限。

噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。

高电平噪声容限=最小输出高电平电压-最小输入高电平电压

低电平噪声容限=最大输入低电平电压-最大输出低电平电压

噪声容限=min{高电平噪声容限，低电平噪声容限.

一条数字电路中的电压也许被设计在0.0和1.2v之间变化，任何在0.5v以下的电压被认为是逻辑‘0’，而任何在0.7v之上的电压被认为是逻辑1。

然后0的噪声容限是电压值在0.5v以下的信号，并且‘1’的噪声容限是电压值在0.7v以上的信号。

通俗点讲就是，整个电路所容许的噪声极限。

TTL电路额定高电平和低电平分别是2.4v和0.4v，最小可识别电平（即临界可识别电平）是2v和0.8v。

即系统本身高电平识别是2.4v，但若一个信号受噪声叠加后呈现是2v的电压，此时也可识别为高电平；低电平额定识别是0.4v，若一个信号受噪声叠加后呈现0.8v的电压时，也可以识别出是低电平。

TTL的高低电平的噪声容限都是0.4v，这说明叠加在信号电平上的容许的噪声摆幅/抖动在小于0.4v时，是对逻辑的正确识别没有影响的，噪声容限就是容许的叠加在信号电平上的噪声幅值裕度，在噪声容限之内的噪声信号是可以容许的，不影响正确识别。

噪声容限是0.4v，就是说可以容许信号电平上有叠加上小于0.4v裕度的噪声。

在这种情况下噪声容限没有被测量作为绝对电压，没有比率。

CMOS芯片的噪声容限比TTL通常大，因为VOH是离电源电压较近，并且最小值是离零较近。

在通信系统工程学，噪声容限是信号超出极小的可接受的数额的比率。

它在分贝耳通常被测量。

地弹

所谓“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现象。

以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹（groundbounce）。

当器件输出端由一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。

对于任何封装的芯片，其引脚会存在电感电容等寄生参数。

而地弹正是由于引脚上的电感引起的。

现在，集成电路的规模越来越大，开关速度不断提高，地弹噪声如果控制不好就会影响电路的功能，因此有必要深入理解地弹的概念并研究它的规律。

退耦

所谓退耦，即防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。

换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。

退耦滤波电容的取值通常为47~200μF，退耦压差越大时，电容的取值应越大。

所谓退耦压差指前后电路网络工作电压之差。

如下图为典型的RC退耦电路，R起到降压作用：

原因很简单，因为在高频情况下工作的电解电容与小容量电容相比，无论在介质损耗还是寄生电感等方面都有显著的差别（由于电解电容的接触电阻和等效电感的影响，当工作频高于谐振频率时，电解电容相当于一个电感线圈，不再起电容作用）。

在不少典型电路，如电源退耦电路，自动增益控制电路及各种误差控制电路中，均采用了大容量电解电容旁边并联一只小电容的电路结构，这样大容量电解电容肩负着低频交变信号的退耦，滤波，平滑之作用；而小容量电容则以自身固有之优势，消除电路网络中的中，高频寄生耦合。

在这些电路中的这一大一小的电容均称之为退耦电容。

大家看到图中，在一个大容量的电解电容C1旁边又并联了一个容量很小的无极性电容C2

还有些电路存在一些设置直流工作点的电阻，为消除其对于交流信号的耦合或反馈作用就需要在其上并联适当的电容来减少对交流信号的阻抗。

这些电容均起到退耦作用称之为退耦电容。

趋肤效应

当导体中有交流电或者交变电磁场时，导体内部的电流分布不均匀，且电流集中在导体的“皮肤”部分的一种现象。

导线内部实际上电流变小，电流集中在导线外表的薄层。

结果导线的电阻增加，使它的损耗功率也增加。

这一现象称为趋肤效应（skineffect）。

趋肤效应（skineffect）

在计算导线的电阻和电感时，假设电流是均匀分布于它的截面上。

严格说来，这一假设仅在导体内的电流变化率（di/dt）为零时才成立。

另一种说法是，导线通过直流（dc）时，能保证电流密度是均匀的。

或者电流变化率很小，电流分布仍可认为是均匀的。

对于工作于低频的细导线，这一论述仍然是可确信的。

但在高频电路中，电流变化率非常大，不均匀分布的状态甚为严重。

高频电流在导线中产生的磁场在导线的中心区域感应出最大的电动势。

由于感应的电动势在闭合电路中产生感应电流，在导线中心的感应电流最大。

因为感应电流总是在减小原来电流的方向，它迫使电流只限于靠近导线外表面处。

效应产生的原因主要是变化的电磁场在导体内部产生了涡旋电场，与原来的电流相抵消。

导体中的交变电流在趋近导体表面处电流密度增大的效应。

在直长导体的截面上，恒定的电流是均匀分布的。

对于交变电流，导体中出现自感电动势抵抗电流的通过。

这个电动势的大小正比于导体单位时间所切割的磁通量。

以圆形截面的导体为例,愈靠近导体中心处,受到外面磁力线产生的自感电动势愈大；愈靠近表面处则不受其内部磁力线消长的影响，因而自感电动势较小。

这就导致趋近导体表面处电流密度较大。

由于自感电动势随着频率的提高而增加，趋肤效应亦随着频率提高而更为显著。

趋肤效应使导体中通过电流时的有效截面积减小，从而使其有效电阻变大。

趋肤效应还可用电磁波向导体中透入的过程加以说明。

电磁波向导体内部透入时，因为能量损失而逐渐衰减。

当波幅衰减为表面波幅的

倍的深度称为交变电磁场对导体的透入深度。

以平面电磁波对半无限大导体的透入为例，透入深度为方程式中ω为角频率,γ为导体的电导率，μ为磁导率。

可见透入深度的大小与这三个量成反比。

电磁波在导体中的波长为2z0，趋肤效应是否显著也可以由导体尺寸与其中电磁波波长的比较来判断。

如果导体的厚度较导体中这一波长大，趋肤效应就显著。

集总电路

集总电路（Lumpedcircuit）：

在一般的电路分析中，电路的所有参数，如阻抗、容抗、感抗都集中于空间的各个点上、各个元件上，各点之间的信号是瞬间传递的，这种理想化的电路模型称为集总电路。

这类电路所涉及电路元件的电磁过程都集中在元件内部进行。

用集总电路近似实际电路是有条件的，这个条件是实际电路的尺寸要远小于电路工作时的电磁波长。

对于集总参数电路，由基尔霍夫定律唯一地确定了结构约束（又称拓扑约束，即元件间的联接关系决定电压和电流必须遵循的一类关系）。

集总参数元件是指有关电、磁场物理现象都由元件来“集总”表征。

在元件外部不存在任何电场与磁场。

如果元件外部有电场，进、出端子的电流就有可能不同；如果元件外部有磁场，两个端子之间的电压就可能不是单值的。

集总（参数）元件假定：

在任何时刻，流入二端元件的一个端子的电流一定等于从另一端流出的电流，且两个端子之间的电压为单值量。

由集总元件构成的电路称为集总电路，或称具有集总参数的电路。

信号振铃

信号的反射可能会引起振铃现象，一个典型的信号振铃如图1所示。

 图1

     那么信号振铃是怎么产生的呢？

     前面讲过，如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。

这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。

根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。

信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。

大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。

     信号振铃的过程可以用反弹图来直观的解释。

假设驱动端的输出阻抗是10欧姆，PCB走线的特性阻抗为50欧姆（可以通过改变PCB走线宽度，PCB走线和内层参考平面间介质厚度来调整），为了分析方便，假设远端开路，即远端阻抗无穷大。

驱动端传输3.3V电压信号。

我们跟着信号在这条传输线中跑一次，看看到底发生了什么？

为分析方便，忽略传输线寄生电容和寄生电感的影响，只考虑阻性负载。

图2为反射示意图。

     第1次反射：

信号从芯片内部发出，经过10欧姆输出阻抗和50欧姆PCB特性阻抗的分压，实际加到PCB走线上的信号为A点电压3.3*50/（10+50）=2.75V。

传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也是2.75V。

此时B点测量电压是2.75+2.75=5.5V。

     第2次反射：

2.75V反射电压回到A点，阻抗由50欧姆变为10欧姆，发生负反射，A点反射电压为-1.83V，该电压到达B点，再次发生反射，反射电压-1.83V。

此时B点测量电压为5.5-1.83-1.83=1.84V。

     第3次反射：

从B点反射回的-1.83V电压到达A点，再次发生负反射，反射电压为1.22V。

该电压到达B点再次发生正反射，反射电压1.22V。

此时B点测量电压为1.84+1.22+1.22=4.28V。

     第4次反射：

。

。

。

。

。

。

。

。

。

第5次反射：

。

。

。

。

。

。

。

。

。

     如此循环，反射电压在A点和B点之间来回反弹，而引起B点电压不稳定。

观察B点电压：

5.5V->1.84V->4.28V->……，可见B点电压会有上下波动，这就是信号振铃。

图2

       信号振铃根本原因是负反射引起的，其罪魁祸首仍然是阻抗变化，又是阻抗！

在研究信号完整性问题时，一定时时注意阻抗问题。

负载端信号振铃会严重干扰信号的接受，产生逻辑错误，必须减小或消除，因此对于长的传输线必须进行阻抗匹配端接。

microstrip（微带线）、stripline（带状线）

带状线：

走在内层（stripline/doublestripline）,埋在PCB内部的带状走线，如下图所示

蓝色部分是导体，绿色部分是PCB的绝缘电介质，stripline是嵌在两层导体之间的带状导线。

因为stripline是嵌在两层导体之间，所以它的电场分布都在两个包它的导体（平面）之间，不会辐射出去能量，也不会受到外部的辐射干扰。

但是由于它的周围全是电介质（介电常数比1大），所以信号在stripline中的传输速度比在microstripline中慢！

 微带线：

是走在表面层（microstrip）,附在PCB表面的带状走线，如下图所示

蓝色部分是导体，绿色部分是PCB的绝缘电介质，上面的蓝色小块儿是microstripline。

其中黄色部分是环氧有机材料。

由于microstripline（微带线）的一面裸露在空气里面（可以向周围形成辐射或受到周围的辐射干扰），而另一面附在PCB的绝缘电介质上，所以它形成的电场一部分分布在空中，另一部分分布在PCB的绝缘介质中。

但是microstripline中的信号传输速度要比stripline中的信号传输速度快，这是其突出的优点！

关于共模与差模

我们需要的是整个有意义的“输入信号”，要把两个输入端看作“整体”。

就像初中时平面坐标需要用x,y两个数表示，而到了高中或大学就只要用一个“数”v，但这个v是由x,y两个数构成的“向量”……

而共模、差模正是“输入信号”整体的属性，差分输入可以表示为

vi=（vi+,vi-）

也可以表示为

vi=（vic,vid）

c表示共模，d表示差模。

两种描述是完全等价的。

只不过换了一个认识角度，就像几何学里的坐标变换，同一个点在不同坐标系中的坐标值不同，但始终是同一个点。

运放的共模输入范围：

器件（运放、仪放……）保持正常放大功能（保持一定共模抑制比CMRR）条件下允许的共模信号的范围。

显然，不存在“某一端”上的共模电压的问题。

但“某一端”也一样存在输入电压范围问题。

而且这个范围等于共模输入电压范围。

道理很简单：

运放正常工作时两输入端是虚短的，单端输入电压范围与共模输入电压范围几乎是一回事。

对其它放大器，共模输入电压跟单端输入电压范围就有区别了。

例如对于仪放，差分输入不是0，实际工作时的共模输入电压范围就要小于单端输入电压范围了。

两只船,分别站着一个MM和一个GG.MM和GG手拉着手.当船上下波动时,MM才能感觉到GG变化的拉力。

这两个船之间的高度差就是差模信号。

当水位升高或者降低时,MM并不能感觉到这个拉力.这两个船离水底的绝对高度就是共模信号。

MM和GG只对差模信号响应，而对共模信号不响应。

当然，也有一定的共模范围了，别沉到了水底,这样船都无法再波动了。

水位也别太高，高了会顶到天的...........

理论上，MM和GG应该只对差模有响应

但实际上，由于船上下颠簸，MM和GG都晕了，明明只有共模，却产生了幻觉：

似乎对方相对自己在动。

这就说明，MM和GG内力较弱，共模抑制比不行啊

换杨过和小龙女试试，人家那指标大概就不一样了

computer00：

当然,差模电压也不可以太大，否则会把MM和GG拉开的...

iC921：

主要是这句“共模是两输入端的算术平均值,差模是直接的P端与N端的差值”。

共模电压应当是从源端看进来时，加到放大电路输入端的共同值，差模则是加到放大电路两个输入端的差值。

共模电压有直流的，也有交流的。

直流的称为直流共模抑制（比），交流的称为交流共模抑制（比），统称共模抑制（比）。

一般的放大器特别是仪表放大器，有较好的直流共模抑制，但对交流共模抑制，频率一高往往就不行了----急剧下降。

一般的信号均有源阻抗，此阻抗可以不同程度破坏电路的对称性，因此，用差分放大器时要小心它引起的误差。

参考AD629。

不仅仅是在运放电路中。

只要是电信号传输，都可以分为共模和差模

差模是两根信号线之间的

共模是信号对地的

所以只要有信号传输就有共模干扰

准确说是：

一根线共模和差模叠加在一起，无法区分，只有双线传输才能区分共模和差模

公开发表的学术期刊上的定义，其实也都是各个作者的理解

1.共模干扰是指干扰电压出现在仪表输人端的一端（正端或负端）对地之间的交流信号,它可用晶体管电压表跨接于仪表输人端的一端（正端或负端）与地之间测量,一般对地干扰大多在几伏到几十伏的范围内

2.共模干扰是指电路中两个被测量点电位相对大地同时发生同方向交化而产生的干扰,而差模jf扰则是电路中两个被测量点的电位差发生相对变化