示例设计.docx

示例设计.docx

《示例设计.docx》由会员分享，可在线阅读，更多相关《示例设计.docx（11页珍藏版）》请在冰豆网上搜索。

示例设计

设计示例

下面以一个简单的2输入与门逻辑为例，说明本课程EDA软件的使用步骤和方法。

请大家按照步骤说明做一次练习。

一、新建项目

1、启动Xilinx逻辑芯片开发工具ISE7.1i。

2、点击“File”->“NewProject”。

3、在窗口内输入项目名和项目路径，并选择顶层模块的类型，这里请选择“SCHEMATIC（电路图）”。

4、在下一步的窗口内选择器件型号、综合和仿真工具等。

若使用TEC-CA实验箱，则器件栏选择Spartan3系列，XC3S400，封装为pq208，速度等级-4。

综合和仿真工具栏取默认值即可，无需改动。

5、点击下一步，直到空项目建立完成。

至此完成一个项目的建立，确定了器件选型以及后续的EDA工具。

二、输入电路图

1、点击“Project”，选择“NewSource…”。

2、源文件类型请选择“Schematic（电路图）”，输入电路文件名字（尽量英文），其它设置取默认值，点击下一步直到完成。

完成后出现如下界面，这是电路图输入的编辑界面。

3、点击右上角的按键（下图蓝色标注示意），将电路图编辑工具单独显示出来。

点击后电路图输入界面如下。

4、点击左上角的“Symbols”标签，即可显示器件库和元件清单。

在器件类型中选择“Logic”，然后从器件列表中选择and2拖至电路图编辑区里。

5、点击I/O端口，再依次点击与门的三个引脚，将该引脚设置为I/O端口。

6、双击刚才的三个端口，在弹出的窗口中对每个端口改名，点击“Apply”生效。

修改后的与门如下图所示。

7、点击保存，退出电路图编辑工具。

至此完成了电路图输入过程。

三、编辑、添加约束文件

为了确保能够在实验箱上正确工作，必须为设计的电路约束端口引脚，也就是设置各个端口连接到FPGA芯片哪个引脚上。

1、点击“Project”，选择“NewSource…”。

2、选择“ImplementationConstraintsFiles”，输入约束文件名（尽量英文），点击下一步直到完成。

此时在项目目录下生成了一个UCF文件，该文件可以用任何文本编辑器打开和修改。

3、在项目文件窗口里选择刚才的ucf文件，然后双击“EditConstraints（Text）”，打开该文件进行编辑。

在编辑窗口里输入以下内容，对A、B、C三个端口进行引脚位置约束。

输入后点击保存。

至此完成了约束文件的输入。

四、综合和实现

在项目文件窗口里选择sch电路图文件，然后双击“ImplementDesign”，软件会完成综合以及设计实现。

若标注蓝色的勾说明正常通过，否则应检查错误报告，并重新修改图纸和约束文件中的错误。

五、测试仿真

为了测试设计是否符合预期的逻辑功能，我们需对模块进行逻辑测试。

测试需要一个激励文件，用来产生各种测试码，输入至待测模块，并通过波形查看待测模块的输出，检查模块的功能是否符合预期的设计要求。

1、点击“Project”，选择“NewSource…”。

2、选择“TestBenchWaveform”，输入测试文件名（尽量英文），点击下一步直到完成。

3、若是测试组合逻辑，“ClockInformation”一栏选择“Combinatorial”,根据需要设置仿真时间长度。

点击OK完成设置。

4、在时序编辑窗口里，点击设置输入波形（本示例中的A、B信号）。

保存测试波形，此时在项目文件窗口里会出现一个tbw文件。

5、选择tbw文件，点击启动行为仿真。

6、仿真结果如下所示。

点击波形窗口右上角按键，单独查看波形。

波形界面如下。

点击如下红色标注的按键，查看整个时间段内的仿真波形。