数字电路课程设计报告设计课题数字电子钟逻辑电路设计.docx
《数字电路课程设计报告设计课题数字电子钟逻辑电路设计.docx》由会员分享，可在线阅读，更多相关《数字电路课程设计报告设计课题数字电子钟逻辑电路设计.docx（11页珍藏版）》请在冰豆网上搜索。
数字电路课程设计报告设计课题数字电子钟逻辑电路设计
数字电路课程设计报告
设计课题：
数字电子钟逻辑电路设计
班级：
13级电子科学与技术
姓名：
风流书生
学号：
111300218
指导老师：
杨老师
设计时间：
2016年1月18日~20日
学院：
物理与信息工程学院
内容摘要
数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：
小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
数字电子时钟是一个对标准频率（1Hz）进行计数的计数电路。
通常使用石英晶体振荡器电路构成数字钟，以保证其频率的稳定。
以16进制芯片74HC161设计成6或10进制来实现时间计数单元的计数功能。
采用CD4511作为显示译码电路。
选择LED数码管作为显示单元电路。
由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。
目录
一、内容提要
二、设计任务和要求
三、总体方案选择的论证
四、单元电路的设计、元器件选择和参数计算
五、电路图
六、组装与调试
七、所用元器件
八、设计总结
九、附录
十、参考文献
数字电子钟逻辑电路设计
一、内容提要
本次课程设计的目的是通过设计与实验，了解CD4060、CD4511，74HC74、74HCl61、74HC00、74HC04等芯片的功能和管脚排列，进一步理解设计方案与设计理念，扩展设计思路与视野。
二、设计任务和要求
用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：
1．由晶振电路产生1Hz标准秒信号。
2．秒、分为00—59六十进制计数器。
3．时为00—23二十四进制计数器。
4．周显示从1—日为七进制计数器。
5．可手动校正：
能分别进行秒、分、时、日的校正。
只要将开关置于手动位
置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。
三、总体方案的论证
系统框图
根据设计方案，对照数字电子钟的框图，可分为以下几个模块进行设计：
秒脉冲发生器、计数译码、数码显示、校正电路
秒脉冲发生器:
是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量。
通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz标准秒脉冲。
计数译码:
秒、分、时、日分别为60、60、24和7进制状态表计数器。
秒、分均为六十进制，即显示00～59，它们的个位为十进制，十位为六进制。
时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。
数码显示:
采用共阴的数码管。
校正电路:
由于走时不准确而造成显示的时间跳变过快或过慢，此时就要对表进行校准。
这一功能利用手动单脉冲或连续脉冲输入对其进行校准。
四、单元电路的设计、元器件选择和参数计算
（1）元器件选择
74HC00：
2输入端四与非门，极限电源电压7V。
74HC04：
内含6组相同的反相器,极限电源电压7V。
74HC74：
是个双D触发器，可以做成二分频,极限电源电压7V。
74HC161：
可预置同步4位二进制计数器，即16进制，异步复位工作电压到6V，可以与74LS161互替兼容。
CD4060：
14级计数器，最大可以进行14分频，电压范围宽，应该可以工作在3V～15V。
CMOSBCD—锁存/7段译码/驱动器，用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，电源电压范围：
3V~18V。
晶振：
32768Hz的晶振经过15分频可以得到1Hz的信号。
（2）单元电路设计
Q0Q1Q2Q3状态表
Q0
Q1
Q2
Q3
Y
0
0
0
0
0
1
0
0
0
1
0
1
0
0
2
1
1
0
0
3
0
0
1
0
4
1
0
1
0
5
0
1
1
0
6
1
1
1
0
7
0
0
0
1
8
1
0
0
1
9
Q3Q2Q1Q0分别对应74HC161芯片的11、12、13、14引脚，24、60进制都要拆开为十位和个位显示。
1、晶振电路
该电路产生1Hz和4Hz时钟信号，连接到CD4060上，2引脚输出4Hz,3引脚输出2Hz。
3引脚的输出经芯片二分频后得到1Hz的秒脉冲信号，2引脚设计为校正时钟的信号。
2、日和时电路
小时是二十四进制，个位是0、1时是十进制的计数，小时个位接11、14引脚与非后成为置位端，十进制的9端接高电平，1端使能端和个位的1端连接，时为23时进位时置位。
小时的个位12和十位的13端口与非成为时的个位十位使能端。
周是让6端日的进位接到74HC161的2端时钟线，日的74HC161芯片1端直接置1直接接12、13与非后的信号接到9端置位端。
3、秒、分电路
2Hz输出经芯片二分频后，得到秒脉冲信号，经开关后与74HC161的2端口时钟信号连接。
秒个位是十进制0—9。
Q0Q1Q2Q3引脚代表8421码。
74HC161的11、14端与非后做秒的十位时钟信号输入和自身置位输入，Q0Q3与非做秒的十位。
以秒的十位进位作为74HC161的2端时钟信号。
五、电路图
（1）整体电路
（2）晶振电路
图中CD406014为分频，74HC74为二分频。
（3）秒、分电路
（4）时、日电路
六、组装与调试
分为3个板，时、日模块，分、秒模块和晶振模块。
所用仪器为单片机开发板一块和数字万用表。
调试晶振模块的秒脉冲信号，用开发板为模块供电，连接开发板的数码管和1Hz信号输出，通过观察数小灯的闪烁频率来计算秒脉冲信号。
调试发现，小灯30秒大约闪烁60次，即平均1秒2次，用螺丝刀旋转电容改变电容大小，直到10秒闪烁10次，即1秒闪烁一次，输出信号即为1Hz，然后调试4Hz，与1Hz信号调试方法一样。
再调试秒、分，没有问题，调试日时，数码管显示有问题，经检查，数码管2个引脚短接了。
修改后，测试无误，调试完成。
七、所用元器件
器件名称
型号
数量
芯片
74HC00
1
74HC04
1
74HC74
1
74HC161
7
CD4060
1
CD4511
7
晶体振荡器
32768
1
电阻
22MΩ
1
32MΩ
1
共阴极数码管显示器
7
拨动开关
4
可调电容
30PF
2
芯片管座
DIP14
3
DIP16
15
万用电路板
3
焊锡
若干
软电线
若干
八、设计总结
系统分析
经测试，电路可以实现设计要求，可以实现数字钟的基本功能，秒脉冲信号及60、24进制计数器等模块均可正常工作。
焊接晶振时，发现晶振不起振。
检查发现焊接时容连接部分没有接地。
心得体会
通过这次数字电子钟的课程设计，把课本上学到的知识与实践相结合。
从中对学到的知识有了更进一步的理解，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。
设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。
各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。
同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。
通过这次课程设计，让我受益非浅。
首先深入的了解了设计电路的步骤。
当我们接手一个课题或项目的时候，不是马上就动手搞。
而是应该先进行可行性论证。
在实验过程中，通过选取元件、确定电路形式、以及计算等等，提高我的实践动手操作能力，同时通过调试来发现自己的错误并分析及排除这些故障。
九、附录
实物图
芯片图
74HC00
74HC0474HC74
74HC161数码管
CD4060CD4511
十、参考文献
[1]康华光《电子技术基础（数字部分）》北京：
高等教育出版社，2000（数字钟论文）
[2]康华光《电子技术基础数字部分（第五版）》高等教育出版社，2006年
升级会员 