集成电路工艺原理期末论文.docx
《集成电路工艺原理期末论文.docx》由会员分享，可在线阅读，更多相关《集成电路工艺原理期末论文.docx（40页珍藏版）》请在冰豆网上搜索。
集成电路工艺原理期末论文
期末考试特殊考试方式
电子科学与技术学院
集成电路工艺原理
期末成绩考核报告
姓名：
学号：
1）在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源（漏）区”,其目的是减小电场峰植和热电子效应!
请详尽解释其原理。
【10分】
对于一定沟道掺杂浓度的Mos器件而言,当沟道长度减小、源漏结的耗尽宽度可与沟道长度相比拟时（沟道长度达到亚微米）,沟道中的电位分布由横向电场凡和纵向电场凡同时控制,因此电位分布是两维的,长沟道近似（即Ex>>Ey）不再有效。
由于这种短沟道效应而引起的两维电位分布会引起阂值电压降低且与沟道长度和漏压有关,源漏发生穿通而使源漏击穿电压下降,亚阂值电流增大,在饱和区,电流无法饱和。
当电场增加时,沟道迁移率变小并且变得与电场强度有关,最后,载流子速度达过饱和。
当电场进一步增加时漏区附近产生载流子多次再生效应,产生热载流子,使衬底电流增加和产生寄生的双极晶体管效应.高电场也使热载流子向栅氧化层中注入,导至氧化层陷阱电荷和界而陷阱电荷增加,亚阐值电压漂移,亚闺值电流增加,跨导退化。
因为这些短沟道效应,使器件性能变坏,可靠性下降,甚至不能正常工作。
所以,要研制短沟道器件,就必须消除或减小这些效应,使短沟道器件具有高速、低功耗、高密度的优点。
为减小上述效应,从原理上看,就要减小漏端电场当然,减小工作电压也可以减小漏端电场,但工作电压不能等比例下降.因此,只有改变器件的结构,使漏端电场下降以抑制短沟道效应。
轻掺杂漏区（LDD）结构用栅作为掩膜中低剂量在栅下紧贴沟道区边缘注入形成（n-或p-注入），随后是大剂量的源漏注入（n+或p+注入）。
源漏注入用栅氧化物侧墙作为掩膜。
在高浓度源漏区和低浓度沟道区之间形成渐变的浓度梯度，使本体的+n漏区离开高场区,有效的减小了漏端电场的峰值，减少了热载流子，解决了短沟道效应这一难题。
2）在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的相关工艺,以及金属Ti在相关电极结构中的作用。
【10分】
1、双辉等离子表面冶金Ti-Cu阻燃合金的制备工艺 利用双层辉光离子渗金属技术，在Ti-6Al-4V的表面渗入Cu元素，在其表面形成Ti-Cu阻燃合金层。
合适的工艺参数为：
870C渗铜3.5h，渗层厚度可达到200um以上。
阻燃合金层的成分呈梯度分布，显微组织为基体组织加弥散分布的Ti2Cu金属间化合物。
2、电化学还原TiO2制备金属钛的工艺
采用熔盐电解法，在900C熔盐CaCl2中以烧结TiO2为阴极，石墨棒为阳极制备出金属钛。
3、钛及钛合金熔炼技术工艺
工业化生产中最有历史的并且最常用的钛熔炼设备是VAR炉（真空电弧熔炼炉），今年来发展最快的是电子束冷床熔炼炉和等离子束冷床熔炼炉，首先是用电子束，然后是离子束，随后该技术快速发展并加入到了过去由VAR熔炼主导的工业领域中。
金属钛在电路中的作用：
钛金属在CMOS制作过程的接触形成工艺中可以使硅和随后淀积的导电材料更加紧密地结合起来。
钛的电阻很低，同时能够与硅发生充分反应。
当温度大于700C时，钛跟硅发生反应生成钛的硅化物。
钛和二氧化硅不发生反应，因此这两种物质不会发生化学的键合或者物理聚合。
因此钛能够轻易的从二氧化硅表面除去，而不需要额外掩膜。
钛的硅化物在所有有源硅的表面保留了下来。
1、 金属钛淀积：
一薄阻挡层金属钛衬垫于局部互连沟道的底部和侧壁上。
这一层钛充当了钨与二氧化硅间的粘合剂。
2、 氮化钛淀积：
氮化钛立即淀积于钛金属层的表面充当金属钨的扩散阻挡层。
3）在超大规模集成电路刻蚀工艺中,会出现侧壁的横向钻刻现象,如何在工艺中改善此现象。
【10分】
理想的光刻以后的蚀刻工艺希望是单方向、垂直向下的，即希望它是各向异性的。
但实际的蚀刻都不仅仅是单向的；还有横向腐蚀。
由于刻蚀的各向同性，导致在刻蚀中侧壁会出现横向钻刻的现象。
为了改善这种现象我们可以采取以下措施：
图3-1硅的各向异性刻蚀
1.在湿法（化学）刻蚀的时候，我们选择的化学腐蚀剂应该对某个晶面的腐蚀速率与其它晶面存在明显的差异；即具有明显的各向异性腐蚀性能，例如，一种由水与乙烯二胺临苯二酚（EDA：
ethylenediaminepyrocatechol）组成的腐蚀液，在100℃下在垂直于硅的<100>，<110>和<111>晶面方向的腐蚀速率分别是50:
30:
3（mμ/h）。
这样，由于<111>的晶面法线方向的腐蚀速率特别低，由各向异性腐蚀结果，（假设腐蚀出的孔腔的边界就是<111>的晶面，衬底是<110>晶面）如图3-1所示,则获得很好的垂直向下的蚀刻结构。
同时在腐蚀反应之后的产物应该能够溶解于反应溶液里，能轻易的被带走，而不以不溶粒子的形式停留在沟道里，损坏侧壁形成横向钻刻。
2.除了用溶液刻蚀，还可以用气体腐蚀剂的化学反应来进行刻蚀（气相刻蚀）。
同时要求反应生成物要是气体，能轻易被带走。
虽然在高气压下，气相反应的腐蚀趋向是各向同性的，但我们可通过控制气流喷出的方向对腐蚀的方向性有所控制，从而防止横向钻刻现象。
3.利用溅射刻蚀（干法刻蚀），利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的，它的方向性很强，可以做到各向异性刻蚀，能够有效的防止横向钻刻现象，但不能进行选择性刻蚀，如图3-2所示。
图3-2溅射的物理过程示意图
4.在刻蚀过程中我们还可以加入侧壁钝化气体，例如，C4F8，通过在刻蚀过程中引入少量的O2,使得在刻蚀Si深槽过程中侧壁形成由氧离子辐照产生的SiO2薄膜和CFx聚合物淀积产生的双层保护层,强烈保护Si槽侧壁不被刻蚀,保证了良好的各向异性刻蚀。
4）对比说明正性光刻胶和负性光刻胶在曝光过程中各自的优缺点。
【10分】
1.负性光刻胶
负性光刻胶。
树脂是聚异戊二烯，一种天然的橡胶；溶剂是二甲苯；感光剂是一种经过曝光后释放出氮气的光敏剂，在紫外线的曝光下，产生的自由基在橡胶分子间形成交联,变硬。
从而使曝光后的光刻胶不溶解于显影液当中。
未曝光的负性光刻，由于未发生交联，因此很软可以溶解于溶剂当中。
负性的光刻胶具有良好的粘附能力、良好的阻挡作用、同时感光速度很快，是最早的光刻胶；但是曝光交联的光刻胶在清洗的过程中会吸收显影液膨胀和变形。
所以只能用于2μm的分辨率。
2.正性光刻胶
正性光刻胶。
树脂是一种叫做线性酚醛树脂的酚醛甲醛，提供光刻胶的粘附性、化学抗蚀性，它在感光剂重氮萘醌（DNQ）--一种强烈的溶解抑制剂的溶液下，难以溶解于显影液当中。
但是在紫外线的曝光后，DNQ在光刻胶中化学分解，成为溶解度增强剂，大幅度提高显影液中的溶解度因子至100或者更高。
这种曝光反应会在DNQ中产生羧酸，它在与碱性的显影液进行中和反应迅速的溶解于显影液当中。
正性光刻胶的曝光区域更加容易溶解于显影液。
它的分辨率高可以达到0.5μm、台阶覆盖好、对比度好，取代了负性光刻胶是当今主要用的光刻胶；但是粘附性差、抗刻蚀能力差、而且成本也比较高。
5）请尽可能详细阐述一般在集成电路工艺中有几种沾污，以及每种沾污对Si集成电路器件特性的影响和相应的洗净工艺技术。
【15分】
一般在集成电路工艺中有五种玷污：
1.颗粒2.金属杂质3.有机物玷污4.自然氧化层5.静电释放
1．颗粒：
颗粒是能够粘附在硅片上的小物体。
悬浮在空气中传播的颗粒被称为浮质。
如图5-1,为各种颗粒的相对尺寸分布图。
图5-1颗粒相对尺寸
在半导体制造中，可以接受的尺寸的粗糙度尺寸的粗略法则是它必须小于最小器件特征尺寸的一半，大于这个尺寸的颗粒会引起致命的缺陷从而器件报废。
在集成电路中最小的特征尺寸为0.18μm，人体头发的直径是它的500倍，如图5-2所示。
图5-2人类头发对0.18微米颗粒的相对尺寸
它能够造成Si集成电路器件之间的开路以及短路。
而且它还很有可能是金属杂质.有机物玷
自然氧化层以及静电释放的玷污来源。
在硅片上越高的颗粒密度，越发容易产生这类致命的缺陷。
2．金属杂质：
半导体工艺制作中金属化合物也是一种玷污源。
危害半导体工艺的典型金属杂质
碱金属。
碱金属普遍存在于我们常见的化学物品和工艺当中，它们来自于IA族，是极端活泼的元素，它们非常容易失去一个电子成为阳离子，与非金属阴离子反应形成离子化合物。
如图5-3为典型的金属杂质元素。
图5-3典型的金属杂质元素
一般来说金属玷污有两种来源，第一种是雷子化学溶液或者半导体制造中的各种工序；另一种是化学品同传输管道和容器的反应。
例如,CO气体能与不锈钢反应生成镍的四羟基化物颗粒分布在硅表面。
这些颗粒可以导致器件的缺陷增加。
金属可以通过两种途径淀积在硅片的表面上。
第一种途径，金属通过金属离子与位于硅片表面的氢原子的电荷交换而被束缚在硅表面上，这类金属杂质很难消除。
第二种途径，当表面氧化时金属杂质分布于氧化层内，只能通过去除硅片表面的氧化层来去除。
所以氧化工艺的洁净度是非常关键的。
金属离子在半导体材料中是高度活动性的，被称为可动离子玷污（MIC）。
它能够严重损害器件的电学性能和长期可靠性。
未经处理的化学品中的钠是典型的,最为普遍的MIC之一，一个食盐单个晶粒足以破坏5000个硅片（150mm直径）表面上的芯片。
金属杂质能够带来许多的问题。
它能够导致半导体制造中器件成品率的减少，包括氧化物-多晶硅栅结构中的结构性缺陷。
同时还包括PN结上泄漏电流的增加以及少数载流子寿命的减少。
MIC玷污能够改变开启晶体管所需要的阈值电压。
如图5-4。
由于MIC性质活泼，它们可以再电学测试和运输很久以后沿着器件移动，引起器件在使用期间失效。
图5-4MIC改变阈值电压
3.有机物玷污：
指的是包含碳的物资，几乎总是同碳自身及氢结合在一，有时候也和其他元素
结合在一起。
有机物玷污的来源有细菌，润滑剂，蒸气，清洁剂，溶剂和潮气等。
有机物玷污主要带来了两种问题。
第一，在特定工艺条件下，微量有机物玷污能降低栅氧化层
材料的致密性。
第二，它们还能够使硅片表面清洗不彻底，这种情况是的诸如金属杂质之类的玷污在清洗之后仍完整保留在硅片表面上。
4.自然氧化层：
指的是暴露于室温下的空气或含溶解氧的去离子水中，硅片表面被氧化。
硅片最
初的自然氧化层生长始于潮湿。
当硅片表面暴露在空气中时，一秒钟内就会有几十层水分子吸附在硅片上并渗透到硅表面，这引起硅表面甚至在室温下就发生氧化。
自然氧化层很可能妨碍其他工艺步骤，如硅片上单晶薄膜的生长和超薄栅氧化层的生长，所以硅表面五自然氧化层对半导体性能和可靠性是非常重要的。
自然氧化层也包含了某些金属杂质，他们可以向硅中转移并且形成电学缺陷。
自然氧化层引起的另一个问题在于金属导体的接触区，接触是的互联线与半导体器件的源区及漏区保持电学链接。
如果自然氧化层存在，将增加接触电阻，减少甚至可能阻止电溜流过。
如图5-5.
图5-5自然氧化层
5.静电释放（ESD）：
因为它是静电荷从一个物体向另外一个物体未经控制地转移，可能损坏微芯
片。
ESD产生于两种不同静电势的材料接触或摩擦。
带过剩负电荷的原子被相邻的带正电荷的原子吸引。
半导体制造中特别容易产生静电释放，因为硅片加工保持在较低的湿中，这种条件极其容易发生静电，虽然可以增加相对湿度，但是也同时会增加侵蚀带来的玷污，因而不可行。
尽管ESD发生时转移的静电总量很小，但是放电的能量基类在硅片很小的一个区域内就可以产生超过1A的峰值电流，简直可以蒸发金属导体连线和穿透氧化层，同时还有可能及攒栅氧化层。
ESD带来的另一个重大问题在于，一旦硅片表面有了电荷积累，它产生的电场就能吸引带电颗粒或极化并吸引中性颗粒到硅片表面。
所以为减小颗粒玷污，硅片放电必须得到控制。
集成工艺洗净工艺技术：
1.RCA清洗2.超声清洗3.兆声清洗4.离心清洗5.气相干洗6.UV/O3清洗7.等离子体基干法清洗8.低温喷雾清洗9.螯合剂
1.RCA清洗
工业标准湿法清洗工艺。
RCA湿法清洗由一系列有序的浸入两种不同的化学溶液组成：
1号标准清洗液（SC-1）和2号标准清洗液（SC-2）。
用在湿法清洗中的典型化学品以及它们去除的玷污列于表5-6.
表5-6硅片湿法清洗化学品
1号标准清洗液（SC-1）如图表5-6所示，SC-1清洗液时碱性溶液，能够去除颗粒和有机物质。
对于颗粒，SC-1湿法清洗可以通过用过氧化氢氧化颗粒，使颗粒分裂并溶于SC-1溶液中。
如图5-7所示。
图5-7颗粒在SC-1氧化并溶解
同时SC-1湿法清洗还可以通过电学排斥来实现。
氢氧化铵的氢氧根腐蚀并附着在硅片表面，积累负电荷。
表面和颗粒上的负电荷是的颗粒从表面排斥并进入SC-1溶液。
而且还能阻止重新淀积。
如图5-8所示。
图5-8颗粒通过负电排斥而去除
2号标准清洗液（SC-2）SC-2湿法清洗工艺用于去除硅片表面的金属。
为了去除硅表面的金属（和某些有机物）玷污，必须使用高氧化能力和低PH值的溶液。
在这种情况下，金属成为离子并溶于具有强烈氧化效应的酸液中。
清洗液就能从金属和有机物玷污中俘获电子并氧化它们。
电离的金属溶于溶液中，而有机杂质被分解。
Piranha配料Piranha是一种强效的清洗溶液，它联合使用硫酸和过氧化氢去除硅表面的有机物和金属杂质。
HF步骤许多清洗方法都是最后一步把硅片暴露于氢氟酸，以去除硅表面的自然氧化层。
HF浸泡之后，硅片表面完全被氢原子终止，在空气中具有很高的稳定性，避免了再氧化。
化学蒸气清洗用化学蒸气也可以去除工艺室内单个硅片上的残存氧化物和金属玷污。
总的来说，RCA清洗工艺是现今主流的清洗工艺，它能够有效的清洗颗粒.金属杂质.有机物玷污以及自然氧化层。
如今没有其他任何工艺可以完全代替RCA清洗工艺。
2.超声清洗
超声清洗是利用声能振动槽底,其振动频率大于20kHz。
硅片置于槽内液体中,能由振子通过槽底传给液体,并以声波波前的形式通过液体。
振动足够强时,液体被撕开,产生许许多多的微空腔,叫空腔泡。
超声清洗的能量就存在于这些泡中,泡遇到硅片表面将崩溃。
巨大的能量将起到清洗的作用。
超声清洗主要用在切磨后除去大粒子,随着粒子尺寸的减小,清洗效果下降。
为了增加超声清洗效果,有时在清洗液中加入表面活性剂。
但表面活性剂和其它化学试剂一样,也是脏的有机物。
无机物被除去后,化学试剂本身的粒子却留下了。
同时由于声能的作用,会对片子造成损伤。
3.兆声清洗
兆声清洗也是利用声能进行清洗,但其振动频率更高,约为850kHz,输出能量密度为2～5W/cm2,仅为超声清洗能量密度的1/50。
因为兆声的频率很高,不是产生空腔泡,而是产生高压波。
它以850kHz的频率在片子表面推动粒子。
片架中的硅片在液体中机械运动,使硅片在波中进出,这样增加了去除粒子的均匀性,尤其对去除粒度<013μm以下的粒子效果更明显。
这也是区别于超声清洗的一个突出特点。
兆声清洗为了达到可湿性的目的,亦常使用表面活性剂,使粒子不再沉积在表面上。
兆声清洗的频率较高,不同于会产生驻波的超声清洗。
兆声清洗不会损伤硅片。
同时在兆声清洗过程中,无机械移动部件。
因此可减少在清洗过程本身所造成的沾污。
4.离心喷洗
离心喷洗是浸型清洗的变型。
各系统分别贮于不同的化学试剂,在使用时到达喷口之前才混合,使其保持新鲜,以发挥最大的潜力,这样在清洗时会反应最快。
离心喷洗时片子离心转至偏心位置,喷雾至表面。
片室先转,再慢停,再反转,以获得均匀的清洗效果。
用N2喷时使液体通过很小的喷口,使其形成很细的雾状,雾至表面达到清洗的目的。
此方法适用于除去氧化膜或有机物。
因为化学物质在硅片表面停留的时间比较短,对反应需要一定时间的清洗效果不好。
在喷洗过程中所使用的化学试剂很少,对控制成本及环境保护有利。
5.气相干洗
MMST（微电子制造科学与技术）计划的片清洗目标为单片气相干洗工艺。
目的是为了全替代湿式清洗工艺。
HF气相干洗技术成功地用于去除氧化膜、氯化膜和金属后腐蚀残余,并可减少清洗后自然生长的氧化膜量。
气相干洗是在常压下使用HF气体控制系统的湿度。
先低速旋转片子,再高速使片子干燥,HF蒸气对由清洗引起的化学氧化膜的存在的工艺过程是主要的清洗方法,有广泛的应用前景。
另一种方法是在负压下使HF挥发成雾。
低压对清洗作用控制良好,可挥发反应的副产品,干片效果比常压下好。
并且采用两次负压过程的挥发,可用于清洗较深的结构图形,如对沟槽的清洗。
气相干洗可去除硅片表面粒子并减少在清洗过程中的沾污,它是“粒子中性”的。
在HF干洗工艺之后不需用DI水浸。
无水HF气相清洗已在生产中广泛用于工艺线后端溶剂清洗。
其联机能力也是重要优点。
但不要指望气相干洗在所有场合都能成功。
虽然HF蒸气可除去自然氧化,但不能除去金属沾污。
但在HF清洗后,用DI水浸,可除去可溶金属物质。
气相清洗用于掺杂氧化膜也有危害,掺杂剂残留物可作为粒子而存在。
这就需要用传统清洗法除去掺杂剂分子。
6.UV/O3清洗
在氧存在的情况下,使用来自水银石英灯的短波UV照射硅片表面,是一种强有力的去除多种
污的清洗方法。
水银石英灯灯管为蛇形状,管互相平行组成面形。
输出波长分别为185μm和254μm的两种光。
此两种光所占的比例为5%和95%。
波长为185μm的光能被空气中的氧所吸收,其中的一部分转换成臭氧。
臭氧是非常强的氧化物质。
有机沾污,如含碳的分子被氧化。
波长为254μm的光能被有机沾污所吸收,使之破裂,放出CO、CO2和H2O。
此方法对除去大多数的有机沾污有效,但对去除无机沾污和金属沾污效果不佳。
报道指出,此方
法用于SC21/SC22/HF2H2O之后,氧化工艺之前,可改善氧化层质量。
此方法适用于除去氧化膜或有机物。
因为化学物质在硅片表面停留的时间比较短,对反应需要一定时间的清洗效果不好。
在喷洗过程中所使用的化学试剂很少,对控制成本及环境保护有利
7.等离子体基干法清洗
如今，干等离子体技术已经用来去除有机光刻胶，或作为工艺设备中的集成预处理步骤去除自
然氧化层。
其中一个例子如微波下游等离子体工艺。
这种等离子体能够去除残余薄膜，包括有机材料、金属和其他无机成分。
8.低温喷雾清洗
低温喷雾清洗的原理时，充分冷却气体直至形成固体冰粒，喷射到硅片表面去除颗粒玷污。
当
氩氮混合物经一个喷嘴列阵时，氩的冷却通过真空室内的膨胀冷却完成。
氮用来稀释氩并且控制固体氩粒子的直径。
9.螯合剂
螯合剂用来结合并去除金属离子。
一旦这种螯合剂，如（EDTA）加入到清洗液中，就能减少溶液
中金属的再沉淀。
它通过改变着类金属的氧化还原势以此目的。
综上所述，我们可以得出结论：
1.去除颗粒可以用RCA清洗.超声清洗.兆声清洗.等离子体基干法清洗.低温喷雾清洗。
2.去除金属杂质可以用RCA清洗.气相干洗.等离子体基干法清洗.螯合剂。
3.有机玷污可以用RCA清洗.离心清洗.UV/O3清洗.等离子体基干法清洗。
4.去除自然氧化层可以用RCA清洗.离心清洗.气相干洗.UV/O3清洗.等离子体基干法清洗。
5.静电释放可以通过接地、隔离、预防三个方面入手。
他们都与洗净工艺无关，所以在此不做详细解答。
6）Intel基于HKMG技术实现了45nm及其以后的处理器的生产。
请通过查阅资料，阐述你对前栅极（gate-first）和后栅极（gate-last）两种新一代栅极堆栈工艺方法的理解。
【15分】
随着晶体管尺寸的不断缩小，HKMG（high-k绝缘层+金属栅极）技术几乎已经成为45nm以下级别制程的必备技术.不过在制作HKMG结构晶体管的工艺方面，分别有以IBM为代表的Gate-first（先栅极）工艺流派和以Intel为代表的Gate-last（后栅极）工艺流派，尽管两大阵营均自称只有自己的工艺才是最适合制作HKMG晶体管的技术，但一般来说使用Gate-first工艺实现HKMG结构的难点在于如何控制PMOS管的Vt电压（门限电压）;而Gate-last工艺的难点则在于工艺较复杂，芯片的管芯密度同等条件下要比Gate-first工艺低，需要设计方积极配合修改电路设计才可以达到与Gate-first工艺相同的管芯密度级别。
Gate-first：
采用Gate-first工艺制作HKMG结构时却有一些难题需要解决。
一些专家认为，如果采用Gate-first工艺制作HKMG,那么由于用来制作high-k绝缘层和制作金属栅极的材料必须经受漏源极退火工步的高温，因此会导致PMOS管Vt门限电压的上升，这样便影响了管子的性能。
台积电的技术高管蒋尚义则表示，类似的难题业界在20年前便曾经经历过：
“当时业界同样曾经发现N+掺杂的PMOS栅极材料会造成Vt电压较高，这样业内一些公司便开始向沟道中掺杂杂质以压低Vt，结果却带来了很多副作用，比如造成短通道效应更为明显等等。
”而目前使用Gate-first工艺制作HKMG晶体管的方案的情况则与此非常类似，尽管人们可以采用加入上覆层等方式来改善Gate-first工艺容易造成Vt过高的问题，但是加入上覆层的工艺却非常复杂和难于掌握。
而持不同观点的专家，包括GlobalFoundries公司的技术总监JohnPellerin等人则强调Gate-first工艺不需要电路设计方在电路设计上做太多更改，而且性能上也完全能够满足32/28nm节点制程的要求。
目前Gate-first解决方案工艺虽然不好控制Vt，但也不是完全没有办法，其主要的手段是通过设置一定厚度的high-k绝缘体上覆层（caplayer）来实现，这种方案需要在high-k层的上下位置沉积氧化物薄层。
比如在NMOS管中，便需要在high-k层的上部沉积一层厚度小于1nm的La2O3薄层，以达到调整Vt电压的目的;而在PMOS管中，则需要通过蚀刻工步将这一层薄层去掉，换成Al2O3材质的薄层，这样便需要复杂的工艺来控制如何在PMOS管中将这一薄层去掉而不影响到NMOS的上覆层。
PMOS器件上Al2O3盖帽层被用来控制Vt。
如图所示6-1.
图6-1盖帽层能够提高先栅极工艺中栅叠层的Vt
他表示：
”NMOS管的上覆层需要采用La2O3材料制作，而PMOS管则需要用Al2O3来制作上覆层，这样就需要在NMOS管的上覆层上覆盖一层光阻胶，然后再用显影+蚀刻方式去掉沉积在PMOS管中的La2O3，不过处理完成之后要除去覆盖在厚度小于1nm的La2O3上覆层上的光阻胶时，由于上覆层的厚度极薄，因此如果不能小心控制就会对上覆层造成一定的损坏，这就要求厂商具备非常高超精密的去胶工艺。
“
Gate-last：
对瑞萨等开发低功耗器件的公司而言，也许Gate-first工艺是目前较好的选择。
这类器件一般对Vt值和管子的性能并没有太高的要求。
不过当产品的制程节点发展到28nm以上级别时，这些公司便需要转向Gate-last，对以追求性能为主的厂商而言，Gate-last则是必然之选。
因此台积电干脆选择转向Gate-last工艺，不过Gate-last工艺实施时如果想保持与Gate-first工艺产品的管芯密度近似，需要设计方对电路Layout进行重新设计。
ASM公司的外延产品和ALD（原子层淀积）业务部经理GlenWilk则表示业内已经就gate-first与gate-last之间在性能，复杂程度和成本方面的优劣对比争执了许久，“不过我认为随着产品制程尺寸的进一步缩小，gate-last工艺的优越性开始逐步体现，由于这种工艺的栅极不必经受高温工步，因此厂商可以更加自由地设置和调配栅电极材料的功函数值，
升级会员 