1+InAA
1+lnAr丄/J
1+lnAA
A律压扩特性是连续曲线,A值不同压扩特性亦不同,在电路上实现这样的函数规律是相当复杂的。
实际屮,往往都采用近似于A律函数规律的13折线(A=87.6)的压扩特性。
这样,它基本上保持了连续压扩特性曲线的优点,又便于用数字电路实现编码
1.3编码:
编码,就是用一组二进制码组来表示每一个有固定电平的量化值。
为了用二元编码的码字表示量化样值,可先把样值换算成二进制数,然后,按着二进制数字的结构转化成电波形,即二元编码信号。
常见的二进制码有:
自然二进制码组(NBC),折叠二进制码组(FBC)和格雷二进制码组(RBC)o
三种常见二进制码组如下图所示
量化值序号
自然码
NBC
折叠码FBC
雷码RBC
15
1111
1111
1000
14
1110
1110
1001
13
1101
1101
1011
12
1100
1100
1010
11
1011
1011
1110
10
1010
1010
1111
9
1001
1001
1101
8
1000
1000
1100
7
0111
0000
0100
6
0110
0001
0101
5
0101
0010
0111
4
0100
0011
0110
3
0011
0100
0010
2
0010
0101
0011
1
0001
0110
0001
0
0000
0111
0000
编码过程屮用逐次型编码器进行编码,其原理图如下图所示:
各功能电路原理说明如下:
比较器:
是编码器的核心部件。
每比较一次产生一位码元,它输出的就是PCM码字。
为自动产生所需的I权,比较器的输出还反馈到记忆电路。
记忆电路:
除第一次比较是固定的以外,其余各次比较都必须依据前次比较的结果来选取I权的数值,所以必须用记忆电路记存前几位的状态。
恒流源及电阻网络:
它产生各种需要的I权。
7/11位码字变换器:
它就是一个数字压缩器。
因为非均匀量化的7位非线性码等效于11位线性码,比较器只能编7位码字,反馈后来的当然也是7位码字。
而恒流源有11个基本的权值电流,需要11个控制脉冲来进行控制,所以必须把7位变成11位。
实质就是把7位非线性码变成11位线性码。
保持电路:
因为这种编码方法需要把I样与I权比较7次,且在比较中I样应保持幅度不变。
一般,样值脉冲只有3〜4个码元宽度,但要求它至少有7个码元宽度(比较7次的时间)。
办法就是靠二次抽样把波形展宽,故采用保持电路完成二次抽样功能。
1.4再生:
PCM信号在传输过程中会出现衰减和失真,因此在长距离传输时必须在一定的距离内对PCM信号波形进行再生。
1.5解码:
解码是编码的逆过程,即D/A变换。
它把接收来的信号变成
量化的PCM信号,常用的电路方式为电阻网络译方式,如下图
所示:
记忆电路:
它的作用是将输入的PCM串行码变成同时输出的并行码。
所以是一个串/并变换电路。
7/12变换电路:
它的作用是将7位非线性码变成12位的线性码。
按压扩特性应变为11位线性码,但上于在译码器中比编码器多用了一个“权电流”,外加了半个量化级,所以可译成12线性码,从而改善了信扰比。
极性控制电路:
检出极性码元D1,以便使恢复出来的PCM信号能够极性还原。
寄存读出电路:
这是译码器所特有的。
它将12位串行的线性码变成并行码。
所以也是一个串/并变换电路。
并行的12位线性码同时驱动权值电流电路,就产生对应的译码输出。
由此可知,PCM信号通过译码器要滞后一个字的时间才能输出PAM的量化样值。
恒流源及电阻网络:
它输出的电流值就是所恢复的信号量化样值,并由12位线性码控制“恒流源及电阻网络”的开关。
二芯片选择:
鉴于我国国内釆用的是A律量化特性,因此本实验采用
TP3067专用大规模集成电路,它是CMOS工艺制造的单片PCMA律编译器,并且片内带输入输出话路滤波器。
TP3067的管脚、内部组成框图如下图示
—
1
u
a
—vM
IMDA—
2
is
—rnr
m-—
3
f8
—时
VP1一
MRA
4
卄
—GSi
tF|0—i
5
TP3064
H6
—ANUk
TP3OT7
WK—
5
1$
一冏
FS«—
7
U
—強
Dr—
8
曲
—0*
BCLKr/CLKScL-—
9
12
[—BCLKx
MCLKfl/WN―
W
11
—MCLKx
TL/H.
TopView
图4.4TP3067管脚图
ANALOG
图4.5TP3067功能框图
2.1TP3067的管脚定义:
(1)VPO+收端功率放大器的同相输出端。
(2)GNDA模拟地。
所有信号都以此管脚为参考。
(3)VPO-收端功放的反相输出端。
(4)VPI收端功放的反相输入端。
(5)VFRO接收部分滤波器模拟输出端。
(6)VCC+5V电压输入。
(7)FSR接收部分帧同步时隙信号,是一个8KHz脉冲序列。
(8)DR接收部分PCM码流解码输入端。
(9)BCLKR/CLKSEL位时钟(bitclock),它使PCM码流随着FSr上升沿逐位移入Dt端,位时钟可以为从64KHz到2048MHz的任意频率。
或者作为一个逻辑输入选择1536MHz、1544MHz或2048MHz,用作同步模式的主时钟。
(10)MCLKR/PDN接收部分主时钟,它的频率必须为1536MHz>1544MHz或2048MHz□可以和MCKLx异步,但是同步工作时可达到最佳状态。
当MCLKx接低电平,MCLKR被选择为内部时钟,当MCLKx接高电平,该芯片进入低功耗状态。
(11)MCLKx发送部分主时钟,必须为1536MHz>1544MHz或2048MHzo可以和MCLKR异步,但是同步工作时可达到最佳状态。
(12)BCLKx发送部分时钟,使PCM码流逐位移入DR端。
可以为从64KHz到2048MHz的任意频率,但必须和MCLKx同步。
(13)Dx发送部分PCM码流编码输出端。
(14)FSx发送部分帧同步时隙信号,为一个8KHz的脉冲序列。
(15)TSx漏极开路输出端,它在编码时隙输出低电平。
(16)ANLB模拟反馈输入端。
在正常工作状态下必须置成逻辑“0”。
当置成逻辑“1”时,发送部分滤波器的输入端并不与发送部
分的前置滤波器相连,而是和接收部分功放的VP0+相连。
(17)GSx发送部分输入放大器的模拟基础,用于在外部同轴增
益。
(18)VFxI-发送部分输入放大器的反相输入端。
(19)VFxI+发送部分输入放大器的同相输入端。
(20)VBB接-5V电源。
三.电路设计:
接收通道
PCM系统的完整电路
本电路采用大规模集成电路TP3067对语音信号进行PCM编、解码。
TP3067在一个芯片内部集成了编码电路和译码电路,是一个单路编译码器。
其编码速率为2.048MHzz每一帧数据为8位”帧同步信号为8KHz0模拟信号在编码电路中,经过抽样、量化、编码,最后得到PCM编码信号。
在单路编译码器中,经变换后的PCM码是在一个时隙中被发送出去的,在其他的时隙中编译码器是没有输出的,即对—个单路编译码器来说z它在一个PCM帧(32个时隙)里,只在一个特定的时隙中发送编码信号。
同样,译码电路也只是在一个特定的时隙(此时隙应与发送时隙相同,否则接收不到PCM编码信号)里才从外部接收PCM编码信号,然后进行译码,经过带通滤波器、放大器后输出
心得体会:
本次通信原理的课程设计在刚开始时自已也找不到方向,后面最终沉下心来,认真查看相关资料并不断请教他人,终于有了一些成果,在这次课程设计中,使我掌握了PCM编码的工作原
理及PCM系统的工作过程,并使我更了解了通信原理这门课程,不断增强了对此门课程的兴趣,此次设计使我受益匪浅,使自己的实践动手能力不断得到了增强。