≈
。
反映到图像上就是晶体呈感性的区域很狭窄，在感性区域内电抗特性曲线很陡峭。
在晶体并联谐振的放大电路里边，就是让晶体工作在感性区域内，利用晶体具有对频率变化的很灵敏的补偿能力实现频率的稳定。
上边是从晶体的电抗特性曲线上来解释晶体的超强频率稳定性。
另一方面也可以利用振荡回路的一个很重要的参数：
品质因数来对此来进行说明。
振荡电路的品质因数的定义和公式推导及其与频率稳定度的关系在本文第5.3节将有详细介绍，这儿只把公式列出来。
（4）
C相对L来说很小，R数值也小。
Q值高达10^4——10^6。
而晶体振荡频率只和L、C、参数有关，因此其频率稳定度△f/f可高达10^（-6）——10^（-8）,一些产品甚至可以高达10^（-11）.即使最好的LC振荡电路，Q值也只能达到几百，频率稳定度也只能达到10^（-5）.所以晶体的选频特性是别的选频网络所不能比的。
振荡电路基础
振荡指的是一个物理量周期性变化的一种状态，在电路里边，电压、电流甚至电量等物理参数的周期性变化，无论是方波也好，正弦波也好，或者别的不规则波形也好。
只要是周期性的变化都可以认为振荡。
电路设计里，利用晶体放大电路获得频率稳定的时钟信号也是应用振荡这一原理。
不同的是，在该振荡回路里边没有输入信号，却能获得稳定的输出信号。
这是应用该振荡电路的自我激励（反馈信号完全等同于输入信号）产生的，因此讨论晶体放大电路的振荡，都指自激振荡。
振荡电路起振条件
一切自激振荡电路的起振条件不外乎两个条件，一个是幅度条件，一个是相位条件。
下面是振荡电路的方框图。
由振荡回路的框图中可得到：
，
，所以
。
只要：
（5）
式中A和F都是向量，其中A=|A|*∠A，F=|F|*∠F，即各自的模乘以各自的相角。
那么就有
。
即反馈信号无论是幅度还是相位都等于输入信号。
这时候，完全可以撤掉输入信号，把反馈信号直接作为输入信号送给放大回路。
即把图中的虚线变成实线，电路的状态将保持不变。
即出现没有输入信号，也能获得稳定的输出。
要维持这种状态的充要条件就是式（5）成立。
而（5）式可分解为幅度条件（5.1）式和相位条件（5.2）式：
幅度条件：
|A|*|F|=1（5.1）
相位条件：
∠A+∠F=
n=0,±1,±2,……（5.2）
RC、LC、石英晶体振荡电路简述
振荡电路从电路构成上来说总可以找到放大环节，反馈网络，选频网络，稳幅环节。
这四个部分对于振荡电路来说是必不可少的。
但在实际电路中经常将放大环节和稳幅环节设计在同一处电路中，将反馈网络和选频网络设计在同一处电路中。
分析振荡电路时，正确地区分各部分电路是完成什么功能，哪儿是输入信号，哪儿是输出信号，哪儿是反馈网络是关键。
进而分析振荡电路起振的幅度条件（5.1）式和相位条件（5.2）式。
自激振荡电路按照选频网络的不同划分为RC、LC、石英晶体振荡电路等类别。
各自的典型电路及其分析如下：
文氏电路利用文氏桥将输出信号反馈回运放同相输入端，反馈系数F=Z2/Z1+Z2。
且在文氏桥选择频率
时，反馈电压与输出电压同相。
且幅值为最大，是输出电压的1/3倍。
因此只要满足
即可以在输出端获得频率为fo的正弦波信号。
常用的LC振荡电路是利用LC并联谐振选择振荡频率的，常用来产生1MHz以上的高频信号，由于通用运放的带宽较窄，所以LC正弦波振荡电路常用分立组件组成。
根据反馈方式的不同有变压器式、电感三点式和电容三点式LC振荡回路。
这儿仅以电容三点式作为例子进行讨论。
如下图所示：
在交流通路中，三极管的三个电极直接与电容相连，这就是电容三点式振荡电路名称的来历。
下面分析该振荡电路的起振条件。
首先用瞬时极性法分析相位条件，图中三极管搭建的是共射级放大电路。
因此在输入端加一个瞬时极性为+的信号，在输出端得到一个瞬时极性为负的输出信号。
（∠A=180度）L和C1、C2构成并联谐振回路。
L的瞬时极性为下正下负，所以C1和C2的瞬时极性也为下正上负。
其中C1两端的电压就是输出电压Uo，C2两端的电压就是反馈电压Uf。
从图中所标注的极性可知，两者反相（∠F=180度）。
从而反馈信号与输入信号同相，满足相位条件。
其次看幅度条件，放大环节的放大倍数
，其中
即为L串联C2再与C1并联的等效阻抗。
而
因此要想满足起振条件，还必须要选择合适的Rc、C2、C1值，使得A*F=1。
这样电容三点式振荡电路的振荡频率就取决于L、C1和C2的值。
晶体振荡电路分析
对于晶体振荡电路，因为晶体等效电路存在串联谐振和并联谐振两种谐振状态和两个谐振频率，晶体振荡电路也有并联型和串联型两种。
前者利用并联谐振选择振荡频率，后者利用串联谐振选择谐振频率。
可以通过有无使用电容来区分是串联型晶体振荡电路还是并联型晶体放大电路。
晶体振荡电路起振条件分析
对于并联型晶体振荡电路，晶体与C1、C2构成并联谐振回路。
晶体工作在感性区，相当于一个电感。
可见并联型晶体振荡电路完全可以用电容三点式LC振荡电路的理论来分析。
对于串联型晶体振荡电路，T1一级为共基极放大电路，T2一级为共集电极放大电路，两者输出信号对输入信号都不反相。
因此断开由Rf和晶体构成的反馈回路，在输入端给一个瞬时极性为+的信号，在输出端也得到一个瞬时极性为正的信号。
只有石英晶体呈纯阻性、即发生串联谐振时，反馈信号的极性才跟输出信号一致。
满足相位条件。
再看幅度条件：
A=A1*A2，
，其中R为晶体发生串联谐振时的等效电阻。
因此只要调整Rc、Re2、Re1、Rf的值，使得A1*A2*F=1。
即可以满足幅度条件。
从而起振，振荡频率
。
晶体振荡电路用作芯片时钟时的电路分析
在实际的晶体应用中，经常是利用外部的电容和晶体接在芯片的XTAL1和XTAL2管脚获得芯片工作的时钟信号（如下图所示）。
通常都是并联型晶体振荡电路。
在这种应用中，放大环节通常都是在芯片内部已经做好了，放大倍数A通常都是固定了。
对于设计者来说需要选择合适的电容值C1和C2。
为便于分析，将芯片内部的放大环节用最简单的共射级放大电路来代替，同时将晶体用晶体等效电路来代替。
得到上面电路的等效电路如下图所示。
在上面的交流等效电路中，可以看到三极管的三个极直接跟电容相连，并联型晶体振荡电路中晶体工作在感性区，因此对于电容三点式LC振荡电路和并联型晶体振荡电路的分析结论对此处仍然完全适用。
先看相位条件，芯片内部的反响放大器将输入信号反相，即∠A=180度。
外部反馈网络中，可以很明显地看到，Uf和Uo反相，即∠F=180度。
从而满足相位条件。
至于幅度条件，|A|是由IC本身所决定的，
，只要C2和C1的比值选定的合适，则|A|*|F|=1的幅度条件也是可以满足的。
其振荡频率为：
晶体振荡电路设计、测试相关问题
晶体资料关键参数解读
负载电容：
与谐振器一起决定负载谐振频率的有效外界电容。
激励功率：
石英谐振器工作时的有效功率。
即并联谐振时，从晶体两极看进去，并联谐振
网络的Us和Is（谐振时两者相位一致）的乘积。
当激励强时,容易起振但频率老化加快,若
激励太强时,甚至会引起石英片破碎。
降低激励时可以改善频率老化,但激励太弱时,会引起频
率稳定度变差,甚至不起振。
电容选取的原则
从前面的理论分析可知，C1和C2主要从两方面来影响晶体振荡电路。
第一，C2和C1的比值反馈系数的模，及反馈量的大小。
而内部反相放大器的放大倍数只能在一定范围内可调的。
所以两电容的比值也只能在某一个微小范围内变化。
太大或太小就是反馈系数太大，或者太小。
都会直接影响|A|*|F|=1的幅度条件。
导致晶体振荡电路工作不稳定，甚至不能起振。
第二，在两电容的比值固定了之后，两电容容值同步增大时,杂散电容的影响减小,但微调率下降;当两电容容值同步减小时,杂散电容的影响增大,但微调率增加。
另外，两电容串联的等效电容要与晶体资料的负载电容相接近。
因此负载电容的选取要适当。
综合起来，因为IC内部的反相放大器已经固定了。
留给设计人员的空间已经不多，最实用的办法就是研读IC的资料，遵守资料推荐的电容值。
倘若效果不满意再按照前面的理论分析对电容值进行调整。
Rx、Rp选取的原则
晶体振荡电路设计过程中，如果反馈系数太大，正反馈量太大时，将导致电路工作不稳定，另外，晶体所承受的激励功率也偏大，晶体易老化。
增加Rp和Rx可以分别解决这两方面的问题。
如图：
增加Rp的做法，从理论上来说就是在在通过C1引入正反馈的同时，也通过Rp引入负反馈。
以抵消部分过强的正反馈来稳定电路的工作点。
增加Rp,反馈系数变成
.同样必须满足A*F=1的条件才能起振。
而增加Rx的做法，从理论上来说就是将输出电压Uo通过Rx和C2分压之后再送给反馈网络，因此从晶体两端看进去，Us和Is都将减小，从而晶体消耗的有效功率也减小。
晶体机械振动的幅度也将减小，从而与没有Rx相比晶体不易老化。
测试需注意的问题
晶体测试中，由于探头对地的电容，会影响原晶体振荡电路的电抗特性，从而改变振荡频率。
如果探头对地电容的对电抗特性的改变，使得晶体的工作点越出感性区后，将直接导致电路不能起振。
这一点在牛建勋的《网络产品生产反馈时钟故障率高的问题分析.doc》文档中已经详细地计算了。
在上次的讨论中，根据华琦提出的负载电容匹配的理论。
在输入端和输出端测试的影响效果应该是一样的，而实际测试的结果却不一样。
原因是当时大家都忽略了他做实验的电路输入端接的反馈电容和输出端接的电容容值不一样。
一个是20PF，一个是30pF.
假设测试探头对地的等效电容为C0=10PF。
则探头加在输入端的时候，等效电容量变为：
C=（10+20）//30=15pF.而增加在输出端时，等效电容变为：
C=20//（30+10）=40/3pF.根据公式：
。
变形成：
由上式，测试时，C’将增大，且在输入端（电容值小的那一端）增加的更多，从而引起fo下降的也更多。
这就解释了为什么在输入端测试会比对输出端测试影响更大。
答疑解惑
晶体和晶振
晶体就是此文最初所描述的那个机电体，具备压电效应。
晶振就是晶体+振荡电路+信号处理电路，能将晶体振荡电路获得的正弦波处理成方波输出直接给芯片使用。
谐振和振荡
电路中的谐振说的是电路中某部分容抗和感抗刚好相互抵消，对外呈现纯阻性的状态。
品质因数的定义、公式推导
串联谐振时，品质因数
并联谐振时，品质因数
可见串联谐振和并联谐振的品质因数互为倒数，这用电路里的对偶定理可以很容易理解。
需要提一点的是，人们往往习惯于用串联谐振的品质因数定义式，所以在本文的所有对于并联谐振的分析过程中，列写的品质因数实际上是并联谐振品质因数的倒数。
…………
升级会员 