核心电子器件高端通用芯片及基础软件产品.docx

核心电子器件高端通用芯片及基础软件产品.docx

《核心电子器件高端通用芯片及基础软件产品.docx》由会员分享，可在线阅读，更多相关《核心电子器件高端通用芯片及基础软件产品.docx（39页珍藏版）》请在冰豆网上搜索。

核心电子器件高端通用芯片及基础软件产品

核心电子器件高端通用芯片及基础软件产品

〝核心电子器件、高端通用芯片及基础软件产品〞

科技重大专项2020年课题申报指南

一、高端通用芯片方向

项目1安全SoC芯片

本项目下的课题配套资金和专项资金的筹措比例至少为0.5:

1，其中地点配套资金和专项资金的筹措比例至少为0.25:

1。

课题1-1：

高安全电子证卡及读写机具芯片

1．研究目标

依据国际/国家〔行业〕标准，开发电子护照芯片以及相对应的读卡机具芯片并实现应用，开发国家法定证件的专用读写机具芯片。

2．考核指标

〔1〕技术指标

电子护照芯片应符合国际/国家〔行业〕标准，满足3秒内通关应用需要，具有良好的兼容性；采纳国家法定证件的专用读写机具芯片的机具应通过相关主管部门的认证。

〔2〕应用指标

配合相关主管部门完成电子护照制作，支持相关主管部门实现试用发行；采纳国家法定证件的专用读写机具芯片的机具得到小批量应用。

3．研发周期

2020-2020年。

4．其他要求

本课题鼓舞芯片研发单位与制发证单位联合承担。

项目2高性能服务器多核CPU

本项目下的课题要求配套资金和专项资金的筹措比例至少为0.9:

1,其中地点配套资金和专项资金的筹措比例至少为0.3:

1。

课题2-1：

新型处理器结构研究

1．研究目标

研究新型多核/众核处理器结构，满足〝十二五〞我国高性能运算、高速信息处理、高吞吐量等方面的应用和进展需要。

2．考核指标

〔1〕提出新型处理器结构，完成基于此新型处理器结构的原型验证系统开发；

〔2〕完成基于45nm或更先进工艺的新型处理器可实现性评估。

3．研发周期

2020-2020年。

项目3安全适用运算机CPU

本项目下的课题要求配套资金和专项资金的筹措比例至少为0.83:

1,其中地点配套资金和专项资金的筹措比例至少为0.28:

1。

课题3-1：

安全适用运算机CPU研发与应用

1.研究目标

研制面向安全适用运算机应用的CPU，并与国产Linux操作系统等基础软件结合；研制基于该CPU的安全适用运算机整机并推广应用。

2.考核指标

〔1〕技术指标

采纳65nm或更先进工艺，单片内集成定点处理器、浮点处理器、流媒体处理和图形图像处理功能，以及南桥、北桥等配套芯片组功能,功耗低于5瓦。

〔2〕应用指标

安全适用运算机整机至2020年累计实现许多于100万台的应用。

3．研发周期

2020-2020年。

4．其他要求

本课题要求与基础软件产品方向〝桌面操作系统研发及产业化〞课题、〝支持国产CPU的编译系统及工具链〞课题互动。

鼓舞芯片设计开发单位和整机单位联合共同承担。

课题3-2：

面向3C融合应用的新型异构多核CPU关键技术研究

1．研究目标

研究能够满足通信、运算机和消费类电子〔3C〕融合需求的新型异构多核CPU、相关基础软件和原型验证系统的关键技术，为〝十二五〞该类芯片的研制和产业化做好预备。

2．考核指标

〔1〕实现能够反映研究目标的原型验证系统；

〔2〕能够运行典型应用软件。

3．研发周期

2020-2020年。

项目4高性能嵌入式CPU

本项目下的课题要求配套资金和专项资金的筹措比例至少为0.67:

1,其中地点配套资金和专项资金的筹措比例至少为0.23:

1。

课题4-1：

自主知识产权高性能嵌入式CPU的研发及产业化

1．研究目标

面向媒体处理、网络和通信等应用，重点开发可配置、高性能、低功耗32/64位嵌入式CPU，研发与主流EDA设计系统配套的评估、设计验证模型与环境以及基于该嵌入式CPU核的SoC软硬件开发平台，实现自主嵌入式CPU的产业化和市场推广。

2．考核指标

〔1〕技术指标

采纳90nm或更先进工艺，工作主频达500MHz，功耗0.5mW/MHz；完成基于90nm或更先进工艺的嵌入式CPUIP核及相关平台的研制。

〔2〕应用指标

至2020年累计形成3000万片以上SoC的应用规模。

3．研发周期

2020-2020年。

课题4-2：

下一代高性能嵌入式CPU

1．研究目标

深入分析嵌入式CPU的应用需求和进展趋势，研制工作主频达600MHz以上，多发射/多核/异构的高性能低功耗32/64位嵌入式CPU。

2．考核指标

基于65nm或更先进工艺，完成样片流片并通过测试，工作主频达600MHz以上；完成相关验证与开发平台的研制。

3．研发周期

2020-2020年。

课题4-3：

高端通用芯片知识产权分析与评估

1．研究目标

分析高端通用芯片方向的国际和国内知识产权情形，为本专项的高端通用芯片产品做好知识产权预警及布局工作，促进我国高端通用芯片关键技术的积存向知识产权转化，为我国高端通用芯片的产业化提供知识产权评估和支撑。

2．考核指标

完成符合我国高端通用芯片产业特点的知识产权治理工具与检索分析工具开发；完成高端通用芯片知识产权战略分析报告及与完成高端通用芯片所有项目相关的知识产权分析分报告；在高端通用芯片相关课题的实施过程中，结合课题承担单位的需求，完成5-10个有针对性的，具有普遍意义的知识产权分析及建议报告；在高端通用芯片的相关课题验收时，提供每个课题的知识产权评估报告。

3．研发周期

2020-2020年。

项目5个人移动信息终端SoC芯片

本项目下的课题要求配套资金和专项资金的筹措比例至少为3:

1,其中地点配套资金和专项资金的筹措比例至少为0.5:

1。

课题5-1：

个人移动信息终端SoC芯片研发与应用

1.研究目标

面向个人移动信息终端的庞大市场需求，开发以移动通信、多媒体业务处理、导航定位等移动信息处理为要紧功能的个人移动信息终端核心SoC芯片，实现芯片的批量应用。

2.考核指标

〔1〕技术指标

支持3G/B3G等宽带移动通信多模基带处理，重点支持TD-SCDMA及相关演进标准；支持高精度、高灵敏度卫星导航功能；采纳可配置媒体处理架构，支持多标准的多媒体信息处理。

处理能力不低于1200MIPS，芯片峰值功耗小于400mW。

〔2〕应用指标

至2020年累计销售100万片以上。

3．研发周期

2020-2020年。

4．其他要求

本课题优先支持采纳国产自主CPU核或DSP核的芯片开发。

课题5-2：

自适应多模多频射频芯片

1．研究目标

开发自适应移动通信多模多频射频前端芯片、手持移动数字电视多模多频射频芯片、卫星定位系统多模多频射频芯片、短距离无线多模多频射频芯片等关键高性能射频芯片，实现芯片的产业化和批量应用。

2．考核指标

〔1〕移动通信射频芯片支持3G/B3G等多种标准、多种频带；

〔2〕手持移动数字电视覆盖UHF和L频段等多频段的数字电视信号接收；

〔3〕多模多频卫星导航射频芯片支持多制式；

〔4〕到2020年，多模多频射频芯片累计销售达到100万片以上。

3．研发周期

2020-2020年。

课题5-3：

数字辅助射频、功率集成技术研究

1．研究目标

面向下一代系统芯片的进展趋势，依照个人无线通信终端的要求，开展适用于SoC集成的数字辅助射频和功率集成技术研究。

2．考核指标

〔1〕射频收发器可处理高达6GHz载波频率的信号；

〔2〕射频收发器性能满足3G/B3G标准的要求；

〔3〕集成功率模块功率转换效率在正常工作条件下达到95%，轻载下达到80%；

〔4〕实现与数字电路的集成，完成样片开发并应用于实验样机。

3．研发周期

2020-2020年。

项目6储备操纵SoC与移动储备芯片

本项目下的课题要求配套资金和专项资金的筹措比例至少为4:

1,其中地点配套资金和专项资金的筹措比例至少为0.73:

1。

本项目优先支持采纳境内代工生产线加工。

课题6-1：

移动储备芯片

1．研究目标

面向移动信息处理设备和终端的需求，开发低功耗、GB以上大容量储备器芯片，实现产业化和批量生产。

2．考核指标

采纳先进的工艺技术，NVM储备容量GB以上，完成工程样片。

3．研发周期

2020-2020年。

4．其他要求

本课题鼓舞与〝极大规模集成电路装备与成套工艺〞重大专项互动，在该专项支持的生产线上完成研制任务，该专项的项目任务为〝65nm产品工艺与设备材料考核验证及应用示范平台〞,项目编号：

2020ZX02023。

课题6-2：

智能移动储备操纵SoC芯片

1．研究目标

开发支持大容量储备的低功耗SoC操纵芯片，具备身份认证、数据内容爱护、多接口协议、高可靠和数据处理能力，实现产业化。

2．考核指标

支持16GB以上容量，推广应用10万片以上。

3．研发周期

2020-2020年。

课题6-3：

大容量SIM卡芯片

1．研究目标

面向个人移动通信终端的需求，开发符合ISO/IEC7816国际标准及国家〔行业〕标准的大容量SIM卡芯片，实现产业化和批量供货。

2．考核指标

内嵌32位CPU，支持GB级大容量储备，工作电流低于30mA，推广应用200万片以上。

3．研发周期

2020-2020年。

4．其他要求

本课题优先支持采纳国产自主CPU核的芯片开发，鼓舞芯片设计开发单位和电信运营单位联合承担。

项目7数字电视SoC芯片

本项目下的课题要求配套资金和专项资金的筹措比例至少为4:

1,其中地点配套资金和专项资金的筹措比例至少为0.73:

1。

课题7-1：

数字电视SoC芯片

1．研究目标

面向家庭的数字电视SoC芯片及国产大尺寸平板显示操纵和驱动芯片开发与产业化。

2．考核指标

〔1〕技术指标

数字电视SoC芯片支持国家和行业数字电视标准,支持包括视频格式转换及画质增强能力的视频后处理功能,支持接收有线数字电视、无线地面数字电视和模拟电视信号,支持国家标准信道解调、多格式音视频解码、多媒体播放及硬盘接口、USB2.0接口。

显示操纵和驱动芯片支持WXGA与FHD辨论率，支持1080P信号兼容720P信号输入，芯片故障率小于1ppm，内嵌RSDS接口。

〔2〕应用指标

至2020年累计销售100万片以上。

3．研发周期

2020-2020年。

4．其他要求

本课题优先鼓舞芯片设计开发单位联合整机单位组成产学研联合体或联盟共同承担。

课题7-2：

移动电视SoC芯片

1．研究目标

车载移动电视SoC芯片或手持移动电视SoC芯片的开发与产业化。

2．考核指标

〔1〕技术指标

支持国家或行业移动电视标准；支持基带解调、解复用与IP解包；支持包括视频格式转换及画质增强能力的视频后处理功能。

〔2〕应用指标

至2020年累计实现销售100万片以上。

3．研发周期

2020-2020年。

4．其他要求

本课题优先支持采纳国产自主CPU核或DSP核的芯片开发，鼓舞芯片设计开发单位和整机单位联合共同承担。

课题7-3：

新一代同轴电缆宽带接入套片

1．研究目标

利用现有广播电视传输网络，进行新一代同轴电缆双向接入基带和射频芯片套片研制，满足每用户100Mbps的高速传输指标，完成试验网络建设并进行实际测试。

2.考核指标

芯片组支持100Mbps/用户物理层传输速率；完成同轴电缆双向宽带接入基带芯片和射频芯片套片的开发并实现小批量量产。

3．研发周期

2020-2020年。

4．其他要求

本课题鼓舞芯片设计开发单位、标准制定单位、运营单位和整机单位联合共同承担。

课题7-4：

数字家庭SoC芯片开发及产业化

1．研究目标

面向数字家庭的SoC芯片关键技术研究、开发及产业化。

2.考核指标

〔1〕技术指标

支持主流媒体内容的储备、治理及服务；支持多种方式的接入信息流；支持无线和高速有线数据传输，能够为多种消费类电器提供数据流和操纵流；支持多种消费类数字终端的治理以及多格式媒体储备与交换。

〔2〕应用指标

到2020年实现芯片的批量生产与应用。

3．研发周期

2020-2020年。

4．其他要求

本课题鼓舞芯片设计单位联合整机单位共同承担。

项目8高性能IP核技术

本项目下的课题要求配套资金和专项资金的筹措比例至少为0.67:

1,其中地点配套资金和专项资金的筹措比例至少为0.33:

1。

课题8-1：

高性能低功耗嵌入式DSP

本课题拟支持两类高性能嵌入式DSP，一类为面向高运算密集度应用的嵌入式DSP，一类为面向移动信息终端应用的高性能、低功耗嵌入式DSP。

申报时要求每类DSP单独编制申报书，每类DSP可单独申报。

A、面向高运算密集度应用的嵌入式DSP

1．研究目标

面向高运算密集度信号处理领域迫切应用需求，在〝十一五〞末期实现高端DSP设计技术与产品突破,支持关键领域高运算密集度数字信号处理应用。

2．考核指标

支持32位浮点运算和16/32/64位定点运算，工作主频达到500MHz，处理能力≥8.0GFMACS；内嵌大容量储备器；具备多片可扩展能力；具备良好的应用开发环境及较为齐全的高性能DSP算法库，可支撑高运算密集度信号处理应用；完成基于该DSP的应用验证系统并在某些领域实现规模应用。

3．研发周期

2020-2020年。

B、面向终端应用的高性能、低功耗嵌入式DSP

1．研究目标

面向终端等产品对高性能、低功耗嵌入式DSP核应用需求，在〝十一五〞末期为SoC设计领域提供假设干款具有自主知识产权的高性能、低功耗嵌入式DSP。

2．考核指标

支持32位浮点运算和16/32定点运算；提供软核、固核、硬核〔采纳90nm制造工艺〕，软核在90nm典型制造工艺下经后端设计后应能达到：

工作主频500MHz，运算性能达到2.0GMACS，典型功耗小于0.5mW/MIPS；开发的IP核需具备相关的仿真模型、完善的设计文档、验证平台和测试鼓舞集、完善的开发环境等，可满足SoC系统不同层次集成需求；在SoC产品中得到规模应用。

3．研发周期

2020-2020年。

课题8-2：

高性能关键IP核

本课题下设五类IP核,要求每类IP核单独申报并编制申报书。

本课题重点支持采纳境内先进CMOS工艺的硬核开发，鼓舞IP核设计开发单位、集成电路代工厂和应用单位联合共同承担。

A、嵌入式高速、高位数/模和模/数转换IP核

1．研究目标

针对移动通讯、数字多媒体和信息安全等领域SoC研发,开发嵌入式高速、高位数/模〔D/A〕、模/数〔A/D〕转换IP核，并实现应用。

2．考核指标

模/数转换器〔A/D〕IP硬核达到100MSPS、不低于14位精度；数/模转换器〔D/A〕IP硬核达到200MSPS、不低于14位精度；开发的IP核需具备相关的仿真模型、完善的设计文档、验证平台和测试鼓舞集等，并在SoC设计中得到应用。

3．研发周期

2020-2020年。

B、嵌入式多模、多频无线收发器IP核

1．研究目标

针对移动通讯和数字多媒体等领域SoC研发,开发嵌入式多模、多频无线收发器IP核，并实现应用。

2．考核指标

嵌入式多模、多频无线收发器IP硬核,最高载波频率达到6GHz以上；开发的IP核需具备相关的仿真模型、完善的设计文档、验证平台和测试鼓舞集等,并在芯片设计中得到应用。

3．研发周期

2020-2020年。

C、嵌入式高密度储备器IP核

1．研究目标

针对移动通讯、数字多媒体和信息安全等领域SoC研发,开发嵌入式高密度储备器IP核，并实现应用。

2．考核指标

高密度嵌入式储备器IP硬核储备容量达到1MB以上；提供多电压接口，低动态电流、单位储备面积小、容量可配置、读写速度高；开发的IP核需具备相关的仿真模型、完善的设计文档、验证平台和测试鼓舞集等,并在SoC设计中得到应用。

3．研发周期

2020-2020年。

D、嵌入式可编程逻辑阵列IP核

1．研究目标

针对移动通讯、数字多媒体和信息安全等领域SoC研发,开发嵌入式可编程逻辑阵列IP硬核以及完善的应用软件系统。

2．考核指标

该IP核有效门容量达到20万门以上，工作主频200MHz以上，具备完善的开发系统〔含逻辑映射、时序驱动布局布线、时序分析和编码点生成以及自动码点生成等〕；开发的IP核需具备相关的仿真模型、完善的设计文档、验证平台和测试鼓舞集等,并在SoC设计中得到应用。

3．研发周期

2020-2020年。

E、高速串行接口IP核

1．研究目标

针对移动通讯、数字多媒体和信息安全等领域SoC研发,开发高速低功耗串行接口IP核。

2．考核指标

高速串行接口IP硬核的接口速度达到2.5Gbps以上；开发的IP核需具备相关的仿真模型、完善的设计文档、验证平台和测试鼓舞集等,并在SoC设计中得到应用。

3．研发周期

2020-2020年。

项目9EDA工具开发

本项目下的课题要求配套资金和专项资金的筹措比例至少为0.67:

1,其中地点配套资金和专项资金的筹措比例至少为0.33:

1。

课题9-1：

EDA工具应用示范平台建设与SoC设计方法学研究

1．研究目标

建立自主开发的EDA工具应用推广示范平台，凝聚国内EDA开发与产业化力量，加快自主开发的EDA工具产业化进程，推进集成电路设计企业使用自主开发的EDA工具。

开展先进SoC设计方法学及相关EDA技术研究，为下一代EDA工具开发提供需求指引并进行相应的技术储备。

2．考核指标

形成一套基于软件工程的EDA工具测试验证方法，并应用于本专项支持开发的EDA工具的评测；提出一套以自主开发的EDA工具为主体的先进混合信号集成电路设计流程；建成基于自主开发的EDA工具产品的集成电路设计软硬件环境，支持至少10款电路设计并流片验证；建成自主开发的EDA工具推广网络平台；形成基于ESL设计技术以及面向45nm及更先进工艺技术的SoC设计方法学研究报告，提出对EDA工具的需求。

同时基于该需求，研究开发相应的低功耗设计分析、限制设计规那么〔RDR〕、基于概率统计分析、可靠性设计分析、建仿照真等关键EDA技术，为下一代EDA工具的开发进行技术储备。

3．研发周期

2020-2020年。

二、基础软件产品方向

项目1高可信服务器操作系统

项目的目标和要紧内容

以高效、可信和网络化为突破点，把握服务器操作系统核心技术，强化自主创新、可连续进展的能力建设，研制自主的高可信服务器操作系统及其配套的网络服务功能软件，满足政务信息化、国防信息化和重大行业信息化等对服务的安全性、高可用和服务质量保证的需求。

本项目2020年度拟安排〝服务器操作系统研发及产业化〞、〝支持国产CPU的编译系统及工具链〞、〝国产操作系统参考实现〞三个课题。

课题1-1：

服务器操作系统研发及产业化

1．研究目标

针对高端系统的应用需求，结合多核、虚拟化等技术进展趋势，适应软件网络化、服务化的应用模式变革，研制能支撑国家关键领域信息化核心业务的国产服务器操作系统，满足政务信息化、国防信息化和重大行业信息化等对服务的安全性、高可用和服务质量保证的需求。

2．考核指标

技术指标：

〔1〕支持国际主流CPU及国产CPU；〔2〕支持多核与软硬件协同虚拟化；〔3〕支持国际和国内服务器操作系统相关标准或规范；〔4〕安全等级达到GB/T20272操作系统安全技术要求第四级，支持国内TCM等可信运算相关规范；〔5〕支持SMP、ccNUMA以及集群等多种运算机体系结构，提供高处理性能；〔6〕支持资源虚拟化、动态升降级等可用性要求，具有高可用性；〔7〕支持网络化部署、远程治理与监控，具有良好的可治理性；〔8〕具有丰富配套的服务器功能软件，其功能、性能指标与国际同类主流产品相当；〔9〕与国际主流Linux服务器操作系统功能、性能相当，支持丰富的应用软件。

经济指标与产业化要求：

〔1〕成为基于国产CPU硬件系统和国产高性能集群服务器产品的主流操作系统；〔2〕建立国产操作系统技术服务与应用推广体系，占据国内服务器操作系统的市场份额有显著提升；〔3〕在假设干全国性重大信息化工程核心业务中得到规模化应用；〔4〕提升在开源社区中的参与度和奉献度。

3．研发周期

2020年1月到2020年12月。

4．申请资金与配套资金要求

本课题要求配套资金许多于申请专项资金的2倍，其中地点配套资金许多于申请的专项资金。

5．对课题承担单位的要求

本课题拟支持1~2家。

鼓舞依靠地点政府、行业部门或企业集团，整合优势资源共同承担本课题。

本课题牵头单位作为课题实施的直截了当责任主体，必须为企业法人，具有〝十五〞工作基础、足够的资金配套能力和覆盖全国的应用推广体系，通过ISO9001或CMM/CMMI认证。

牵头承担单位须联合高校、科研院所，通过产学研结合，做好关键技术攻关和知识产权积存；须联合假设干关键应用部门，推动产业化进展。

课题1-2：

支持国产CPU的编译系统及工具链

1．研究目标

针对国产CPU，研发配套的编译系统及工具链，为国产CPU的推广应用提供配套支持。

2．考核指标

技术指标：

〔1〕支持要紧的国产CPU；〔2〕支持C、C++、Fortran、Java、OpenMP等程序设计语言；〔3〕支持面向多核体系结构的自动并行化；〔4〕支持低功耗编译优化；〔5〕编译性能与商用编译器相当；〔6〕具有程序调试和性能分析等工具，并支持国际主流CPU指令到国产CPU指令的二进制翻译。

经济指标与产业化要求：

成为国产CPU的标配编译系统，采纳率100％。

3．研发周期

2020年1月到2020年12月。

4．申请资金与配套资金要求

本课题要求配套资金许多于申请的专项资金。

5．对课题承担单位的要求

本课题拟支持2~3家。

本课题属于与国产CPU互动课题，由国产CPU研发优势单位牵头承担；鼓舞与国内从事编译技术研究的优势单位联合，产学研结合，做好关键技术攻关和知识产权积存。

课题1-3：

国产操作系统参考实现

1．研究目标

借鉴国际开源软件进展模式，充分吸纳企业、高校、科研院所、开源爱好者的力量，突破操作系统共性关键技术，研发我国基于开放源代码的、社区支撑的操作系统参考实现，提升我国操作系统产业技术竞争力，促进操作系统产品的连续创新进展。

2．考核指标

技术指标：

〔1〕完成操作系统参考实现的支撑社区建设，满足社区开发人员方便地参与开发、测试、文档爱护、问题反馈及讨论等协同工作的要求；〔2〕桌面操作系统、服务器操作系统参考实现支持国际、国内桌面和服务器操作系统相关标准或规范；〔3〕具有良好的软、硬件兼容性，支持主流PC、服务器，支持主流外设。

经济指标与产业化要求：

〔1〕完成操作系统参考实现与分别许多于2款的国产数据库、中间件、办公软件产品的适配与优化；〔2〕操作系统参考实现成为国际开源社区重要的社区版本。

3．研发周期

2020年1月到2020年12月。

4．申请资金与配套资金要求

本课题要求配套资金许多于申请专项资金的二分之一。

5．对课题承担单位的要求

本课题拟支持1家。

本课题由具有开源社区建设基础与体会、具有公共服务能力的单位牵头，鼓舞与我国操作系统厂商、高校、科研院所等联合共同承担。

项目2安全易用桌面操作系统

项目的目标和要紧内容

采纳虚拟机技术和可信运算技术相结合的技术思路，研发适应电子政务多网隔离的新型多域安全桌面操作系统，并通过软硬件捆绑等手段，实现桌面操作系统实际装机率大幅提高。

面向文档搜索、网络化爱护、可信等功能需求，以及使用简捷的用户体验需求，把握桌面操作系统核心技术，强化自主创新、可连续进展的能力建设，研发符合DTL〔DeskTopLinux〕规范的易用安全、性价比高的桌面Linux操作系统及其配套的桌面环境，使我国桌面Linux操作系统成果进入国际主流。

本项目2020年度拟安排〝桌面操作系统研发及产业化〞、〝多域安全桌面操作系统〞、〝支持国产运算机的固件软件〞三个课题。

课题2-1：

桌面操作系