数电课设四位抢答器设计.docx
《数电课设四位抢答器设计.docx》由会员分享，可在线阅读，更多相关《数电课设四位抢答器设计.docx（24页珍藏版）》请在冰豆网上搜索。
数电课设四位抢答器设计
摘要……………………………………………………………2
1.设计要求……………………………………………………3
1.1初始条件…………………………………………………………3
1.2具体要求…………………………………………………………3
2.结构设计……………………………………………………3
2.1电路组成…………………………………………………………3
2.2电路实现方法……………………………………………………3
3.方案选择……………………………………………………4
3.1方案一…………………………………………………………4
3.2方案二…………………………………………………………7
3.3方案比较………………………………………………………9
4.硬件设计……………………………………………………9
4.1系统框图…………………………………………………………9
4.2总体电路及其说明………………………………………………10
4.2.1抢答电路……………………………………………………10
4.2.2定时电路……………………………………………………12
4.2.3总电路………………………………………………………13
5.电路调试及评价……………………………………………14
5.1调试记录及结果分析…………………………………………14
5.2成果评价及改进方法…………………………………………15
6.总结…………………………………………………………16
参考文献………………………………………………………17
附录元器件功能介绍…………………………………………18
摘要
随着电子技术的发展，它在各个领域的应用也越来越广泛。
人们对它的认识也逐步加深。
人们也利用了电子技术以及相关的知识解决了一些实际问题。
如：
智能抢答器的设计与制作。
抢答器是竞赛问题中一种常用的必备装置，从原理上讲，它是一种典型的数字电路。
数字抢答器由主体电路与扩展电路组成。
主持人按开始按钮示意开始，通过优先编码电路、锁存电路、译码电路将抢答成功的的输入信号在显示器上输出，以上部分组成主体电路。
通过定时电路实现计时功能，构成扩展电路。
经过连接实物电路、调试电路等工作后数字抢答器成形。
在抢答电路中利用一个优先编码器译出最先抢到答题权的选手的编号并经LED显示器显示出来，同时还要封锁电路以防其他选手再抢答。
当选手答题完成后，主持人将系统恢复至零。
关键词：
抢答；锁存；显示；计时
智能抢答器的设计与制作
1.设计要求
1.1初始条件
1．可同时供８名选手抢答输入，每人一个开关；
2．稳定显示与输入开关编号相对应的数字0-7；
3．主持人一个开关以控制开始或显示清0
4．当有人抢答时，其对应编号立即显示并锁存，且其他选手被禁止
1.2具体要求
1.抢答器具有定时抢答功能.且一次抢答的时间可由主持人设定。
2.在主持人启动“开始”键之前，选手抢答无效，定时器不工作。
3.当节目主持人启动”开始”键后,要求定时器立即开始减计时,并用显示器显示。
4.参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统消零为止。
6.第一位抢答的选手按键后其他选手不能再答。
5.如果定时抢答器时间已到,却没有选手抢答时,本次抢答无效,并自动封锁输入电路,禁止选手超时后抢答。
2.结构设计
2.1电路组成
八位抢答器电路由抢答电路、显示电路、脉冲信号发生电路、计时电路组成。
2.2电路实现方法
（1）抢答电路的实现：
首先设置一个系统清除和抢答控制开关S，该开关由主持人控制。
该开关不仅可以控制抢答电路的开闭，并且可将它的输出信号与相应的门组合后形成控制计时电路的信号。
抢答器供8名选手比赛，分别用8个按钮S0~S7表示。
通过拨动代表0~7号选手的开关SW0到SW7，让每个选手拨动开关后产生相应的信号。
不同的开关发出信号通过优先编码器74LS148进行编码，编码后输出信号进行下一步的译码和锁存。
锁存功能可由具有锁存功能的触发器或者门电路来实现。
当有选手抢答后，其他选手再按键显示也不会发生变化，计时电路也不受此信号的影响。
即实现抢答功能。
（2）显示电路的实现：
对于这样的一个仅需要显示数字的设计，很容易联想到使用七段数码管来实现的数字的显示，而且七段数码管可以显示16种不同的输出，对于这种只需要有不少于八种的输出的设计来说，七段数码管完全可以达到要求。
应选择合适的译码器与数码管配合使用，并且这种译码器的选择必须结合数码管是共阴还是共阳的情况而定。
（3）脉冲信号发生电路的实现：
根据本实验的具体要求，锁存器需要有脉冲信号的输入，且计时电路也需要脉冲信号输入，即需要有相应的脉冲发生器。
结合所掌握的知识，利用NE555芯片以及一些简单的元器件连接成多谐振荡电路，便可产生连续的脉冲信号。
且对于实际不同的脉冲频率的要求，需要设计不同的电阻、电容值。
（4）计时电路的实现：
抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。
当主持人启动"开始"键后，计时电路进行减计时。
可以利用具有减计时功能的计时器如74LS192或40192等。
通过使用减计时器对设定的时间进行自减。
则需要给定计时器秒脉冲。
同时将计时电路与译码电路结合，可以将所设定的抢答时间和选手抢答的时间显示出来。
参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
如果定时时间已到，无人抢答，本次抢答无效，计时停止且系统阻止选手在计时结束后抢答。
这两部分的功能由各种门相互配合实现。
3.方案设计与选择
3.1方案一
（1）方案一总电路图1所示
图1.方案一总电路图
（2）方案一功能介绍
方案一抢答器电路的锁存部分使用四输入与门连接两个D触发器的反相输出端，开始抢答后，若有选手抢答，对应的输出为低电平，使与门输出为0，低电平0与时钟信号相与后抑制了时钟脉冲，从而抑制其他选手抢答。
实现锁存功能。
译码器使用74LS148，数码管使用七段数码管并使用74LS48驱动。
脉冲信号使用555搭建的多谐振荡器。
要注意抢答电路和计时电路所使用的脉冲信号频率是不同的，故要搭建两个多谐振荡电路。
频率为1Hz的脉冲信号输向计时电路形成秒时钟，频率远大于1Hz的脉冲信号输向抢答器电路用于触发D触发器。
计时电路主体部分由两片十进制可逆计数器40192级联组成，采用反馈置数法。
在电路在总开关sw8按下前，清零端输入高电平，计时器清零，显示为00；按下总开关后，由原先的清零状态（00）直接置数为30，实现30秒计时。
（实际情况下可按照实际要求调整置数端实现任意秒数倒计时。
）计时电路的时钟信号实际由三个信号相与提供，分别是秒钟脉冲、总开关sw8、编码器使能输出端Eo。
只有当总开关处于关闭状态，且编码器使能输出端输出0（即无人抢答）时，秒钟脉冲才有效，计时器才能正常工作。
以此实现主持人按下开关后开始计时，有人抢答后计数停止的功能。
（3）方案一使用元件清单：
元器件类型或名称
数量
元器件类型或名称
数量
共阴极BCD七段显示器
3
74LS21
1
74LS48
3
74LS08
1
74LS148
3
74LS00
1
74LS175
2
74LS02
1
74LS192D
1
4072
1
555定时器
2
10kΩ电阻
3
40192
2
100kΩ电阻
1
4.7uF电容
2
SW-SPDT-MOM
7
0.01uF电容
2
SW-SPDT
1
3.2方案二
（1）方案二总电路图：
（2）方案二功能介绍：
方案二的显示电路、脉冲信号电路与方案一是一样的，但计时器电路有区别。
抢答器电路没有通过将D触发器的反相输出信号与时钟信号相与来实现锁存。
而是将脉冲信号与编码器的编码输出端GS相与非来控制锁存。
只有在无编码输出时（即无人抢答时）时钟信号才不会被抑制，可实现当有人抢答后，其他人再按开关抢答无效。
方案二的计数器直接采用置数模式，置数端load直接由总开关sw8控制，当主持人按下开关时，表示十位的计数器置3，表示个位的计数器置1，这样当计时器开始计数时，会从31的下一位30开始计数，从而实现30秒计时。
和方案一不同的是，方案二计数器的时钟信号由四个信号控制，多了一个由U4A的或非门输出的信号。
当计数器数到00时，该信号会变成高电平从而抑制计数器的脉冲，使计数器停止工作。
且这个电平信号经过一个非门再与抢答电路的脉冲信号相与，实现抢答器在计时结束后不能继续抢答的功能。
（2）方案二使用元件清单：
元器件类型或名称
数量
元器件类型或名称
数量
共阴极BCD七段显示器
3
74LS21
1
74LS48
3
74LS08
1
74LS148
3
74LS00
1
74LS175
2
4072
1
74LS192D
1
10kΩ电阻
3
555定时器
2
100kΩ电阻
1
40192
2
SW-SPDT-MOM
7
4.7uF电容
2
SW-SPDT
1
0.01uF电容
2
3.3方案比较
本次课程设计是基于我们的数字电子技术理论课来进行操作的，我们所设计的抢答器应该具有普遍适用性和经济性。
总之，对于本次课程设计的整体电路，我们应该从经济性、实用性和设计意义等方面来进行方案的比较和选择。
首先，从经济性方面来看，本次设计的数字抢答器，主体电路是由功能部件或单元电路组成的。
所以在设计这些电路或选择部件时，尽量选择同类型的部件，比如所有的功能部件都选择TTL集成电路或都采用CMOS集成电路，另外整个系统所使用的部件应该尽可能少。
再从功能的角度考虑，方案一由于采取了反馈置数的方式，两个计数器在抢答开始前的输出信号都是0，在总开关按下后由00反馈置数为30开始计时。
所以不能在30秒计时结束后即计数器再次输出00时将信号反馈到抢答电路中使抢答电路停止工作。
因为这样会与最初的00信号混淆，以至于计时器不能工作也就是说，使用方案一的计数方式就无法实现计数器完整的功能。
而方案二计数器的置数模式很好地解决了这个问题，在开关接低电平清零D触发器时，计数器置数为31，在开关按下的瞬间，计数器由30开始倒计时。
方案二的这一改进使抢答器在计时结束后不能继续抢答的功能得以实现。
另外，方案二的抢答电路比方案一的更加简单，减少了两个四输入与门的使用，而且很好地利用了编码器的编码输出端GS，使整个电路更加简单明了。
这样也减少了搭建实物时所需的导线数量，也更大程度地利用了与非门芯片上，不至于造成浪费。
综上，从电路原理、电路功能、经济各个角度共同考虑，发现方案二更加实用，功能更加全面，故最终方案选择方案二。
4.硬件设计
4.1系统框图
此方案中，八路抢答开关与锁存器相连，使得输入锁存器的直接是各位选手的高低电平，而非BCD码，然后经过优先编码电路、译码电路后显示在LED数码管上；同时，由主持人控制开关以及其他部分的线路通过门电路实现对抢答电路和定时电路的控制；锁存电路可对计时器电路进行控制（有人抢答后计时停止），计时电路也可以控制抢答电路（30秒计时结束后抢答无效）；另外，本方案由555定时器构成多谐振荡器产生不同频率的脉冲信号来提供锁存器及计时器的CP信号。
4.2总体电路及其说明
4.2.1抢答电路
选手的控制开关为SW-SPDT-MOM，是一个二选一瞬动开关。
不抢答时开关始终拨向接地，输入低电平，抢答时开关瞬时拨向高电平，给触发器一个高电平信号，然后又自动跳回低电平端。
使用这个开关更符合实际情况，即抢答按键不需要选手手动恢复。
主持人的控制开关为SW-SPDT，是一个二选一自锁开关。
可以由主持人根据抢答环节自行控制是接低清零电路还是接高开始抢答。
选手控制开关与D触发器的输入端分别相连，主持人控制开关与D触发器的清零端相连。
由于D触发器是低电平清零，故开关接高时开始抢答，接低时清零。
保证了抢答器只有在主持人发出开始抢答的指令后才能工作的功能。
D触发器的反相输出端与编码器的输入端相连，编码器对选手的输出信号进行编码。
当有人抢答时，对应的输出信号输出低电平，而编码器74LS148的输入信号是低电平有效，故会对这个信号进行编码。
并由可驱动共阴极数码管的译码器74LS48进行译码，然后由七段数码管输出对应选手的编号。
第一位抢答者抢答后，编码器的编码输出端会输出低电平，与脉冲信号相与后使脉冲信号无效，从而抑制D触发器的触发，起到阻止其他选手继续抢答的作用。
译码器74LS48的使能输入端BI/RBO与编码器74LS148的是能输出端EO相连。
当主持人未按下开关或无人抢答时，EO端输出为低电平，译码器也将不工作，从而实现抢答前数码管不显示任何数字一面混淆的功能。
4.2.2定时电路
计时器芯片使用十进制可逆计数器40192，采用倒计时模式，即时钟信号接入个位计时器的CLKD端，再将各位的退位输出信号TCD与十位的时钟信号端相连接，形成计时器的级联电路，个位每次从0推到9时，会给十位一个脉冲信号，十位也退一。
芯片的置数端由总开关控制，当总开关掷向低电平即主持人清零电路时，计时器置数到31，若有合适的脉冲信号输入，计时器则从30开始倒计时。
计时电路其他的功能，如“参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统消零为止”和“如果定时抢答器时间已到,却没有选手抢答时,本次抢答无效,并自动封锁输入电路,禁止选手超时后抢答”等，需要将脉冲信号与其他合适的电平信号配合，使用多种门电路来实现。
4.3.3总电路
总电路总体上是将抢答器电路和计时器电路按照一定的逻辑关系连接而成，连接的过程中要特别注意计时电路完整功能的实现。
电路中，两个计时器的输出信号由或门连接在一起，仅当八个输出信号不同时为零即计时器不处于00的状态时，由或非门输出低电平信号。
而与门U10C两端分别连接总开关输出信号和编码器GS端，当且仅当主持人按下开关且无人抢答时，会输出低电平信号。
两个信号相或非输出为1，再与秒脉冲信号相与，才能使计时器的脉冲信号成功输入到CP端。
也就是说，这样的电路可以保证只有在主持人下令开始抢答后而且无人抢答时，倒计时才会从30开始工作。
若有人抢答，倒计时立马停止，若30秒后仍无人抢答，倒计时也停止。
当倒计时到00停止后，或非门U4A的输出信号为1，它经由作为非门使用的与非门输出后为低电平，将会抑制抢答器的脉冲信号，从而实现倒计时结束后抢答无效的功能。
5.电路调试及评价
5.1调试记录及结果分析
（1）具体安装与调试过程如下：
1.万用表检查所有导线是否导电。
2.不接电源，按照设计电路图对应的相应管脚，将高低电平开关、D触发器、优先编码器相连接。
3.按照电路图，将优先编码器74LS148与译码器74LS48相连。
4.按照电路图，将译码器74LS48D与七段半导体LED数码管相连。
此时，抢答电路安装完成。
5.进行第一次调试：
电源正极和地接入面包板正确位置，用外部脉冲信号检查抢答回路的七段数码管是否能正常显示。
若无法正常显示，则对照仿真电路图仔细检查电路的连接情况，并用万用表检查电路中每一处的高低电平情况。
6.不接电源，按照电路图，连接定时器部分。
将计时器40192D分别与计时七段译码器74LS48、计时报警电路、优先编码器74LS148相连；再将计时七段译码器与计时显示器相连。
最后连接计时电路的置数端。
此时，计时电路安装完成。
7.进行第二次调试：
电源正极和地接入面包板正确位置，用外部脉冲信号检查计时回路能否正常工作。
若无法正常工作，则对照电路图仔细检查电路的连接情况，修改直至正确为止。
8.不接电源，连接脉冲信号部分。
按照电路图，首先将555定时器连接成多谐振荡器，再按照电路图连接必要的逻辑门，使脉冲输出控制计时电路和抢答电路。
此时，电路中的所有部分均连接完成。
9.进行最后一次调试。
电源正极和地接入面包板正确位置，用多谐振荡器输出做脉冲信号，对电路进行相应的操作，分别进行“正常抢答”和“超时抢答”。
若电路不能工作正常，则用万用表检查电路中相应的高低电平情况，并检查整个电路中导线是否连接完好，各元件是否处于工作状态，直至整个电路正常工作为止。
此时，安装和调试过程全部完成。
（2）调试记录
按照以上步骤连接好电路后发现两个问题。
第一是数字显示有问题。
编号为0和1的开关抢答后显示正常，但编号为2和3的开关抢答后分别显示0和1.经检查后发现编码器有导线连接错了。
改正后显示正常了。
第二是抢答器的锁存功能不稳定，编号为2的开关的锁存功能较好，不允许反悔也不允许其他选手抢答。
但其他编号在每次实验中表现出的效果不同，在某些情况下允许反悔，在某些情况下允许其他的编号继续抢答。
计时器电路单独运行时正常工作，但完成全部连接后，也只能在抢答电路正常工作的情况下才能正常工作，实现抢答后停止计时，超时后不允许抢答的功能。
经多次检查，确定芯片、导线、连线均没有问题。
最后检查开关时发现是开关出了问题。
我们所使用的开关接触不良，导致拨动开关对电路产生了影响，电路不能正常工作。
更换开关后电路正常工作，实现了所有的功能。
5.2成果评价及改进方法
在查线和检验后，电路实现了所设计的所有功能，总的来说这次实验是比较成功的。
但是我们仍然不能忽视实验过程中暴露的问题。
首先是我们初稿对电路考虑的太少，以至于搭出来的电路不能实现全部的功能，于是只能根据实物的现象不断修改方案完善方案，最终做出最简单最清晰的电路。
考虑到电路的经济性，要尽量少用芯片，尽量使每个芯片的利用率更高。
这也是对电路设计者的考验。
然后是电路出现问题后，如何检查出错误也是一项很重要的能力。
对着仿真图一个点一个点地查虽然是笨方法，但是很管用，不至于忽略掉细节。
尽量简化电路、连线前确保各器件及各导线的完好性非常重要，往往决定课程设计与制作能否成功。
所以在实际操作中，为稳定电路，可以简化该抢答器功能，如可以只做4位抢答器、不加定时抢答功能以及不用多谐振荡器产生脉冲信号而直接用外部脉冲信号。
考虑到实际情况下抢答选手间的时间差往往很小，抢答器的灵敏度也应该设置得比较高。
这由调节脉冲信号来实现。
可以适当将脉冲频率调得很高，就可以避免因两人几乎同时抢答而引起的不公平现象了。
6.总结
这短暂几天的学习，让我体会到想要创造一个实用的电子设备不仅要经过很长时间的设计还需要不断改造，因为实际与理论有很大的区别。
在我们学习的过程中不仅考验了我们对知识的吸收和掌握能力，而且也考验了我们的细心和耐心程度，特别是在仿真过程中对参数的改进和在面包板上完成实物上深有体会。
我认为这次实习不仅仅学习了软件知识，还提高了我们的团队协作能力和专业素质。
在有关专业知识方面也有了更多的了解，如：
本次设计的电路主要由抢答部分电路，定时部分电路，以及指示灯部分组成。
设计主要是用74系列集成芯片来完成的，成本较低，稳定可靠，电路的连接简单，使用方便，功能齐全。
虽然这是一种简单的小设计，但却包含了很多我们刚刚所学过的电路知识，特别是数字电子技术的基础知识，具体包含有NE555芯片、触发器、编码器、译码器等相关知识，不仅使我们温习了刚学过的知识，也对我们的整体的布局以及全盘的逻辑思维提出了不少考验。
在连接电路的过程中由于芯片的引脚过多，布线工作不是很方便，而且很容易出错，这些都是有待改进的。
我想法是在以后学习了单片机的有关知识后可以根据单片机原理及相关知识，使用可编程逻辑器件来实现智力抢答器的设计，使电路的设计更加简单可靠，性能优越。
经过了一个多星期的查阅资料及理论分析,终于完成了课程设计的仿真、实物和论文.经过这次课程设计,大大地提高了我的动手能力以及分析问题的能力,从中也学到了很多书面上所没有高清楚的问题.这次课程设计,让我学到了很多有用的知识和能力,这对以后的学习和工作都是非常有益的。
参考文献
[1]伍时和.数字电子技术基础.北京:
清华大学出版社,2009
[2]周新民.工程实践与训练教程.武汉:
武汉理工大学出版社,2009
[4]康华光.电子技术基础（数字部分.北京:
高等教育出版社,2000
[5]辛长平.电工应用电路图说.北京:
电子工业出版社,2006
[6]电子线路设计.实验.测试（第三版）.武汉:
华中科技大学出版社,2005
附录
1.使用元件清单：
元器件类型或名称
数量
元器件类型或名称
数量
共阴极BCD七段显示器
3
74LS21
1
74LS48
3
74LS08
1
74LS148
3
74LS00
1
74LS175
2
4072
1
74LS192D
1
10kΩ电阻
3
555定时器
2
100kΩ电阻
1
40192
2
SW-SPDT-MOM
7
4.7uF电容
2
SW-SPDT
1
0.01uF电容
2
2.芯片资料
（1）74LS148优先编码器
编码器的逻辑功能是将输入信号中的一个有效信号变换成相应的一组二进制代码输出,编码器实现“一对多”译码。
编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。
普通编码器同时按下两个或更多个按键时，输出将混乱，而在优先编码器电路中，允许同时输入两个以上编码信号。
不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个信号进行编码。
74LS148功能表
输入
输出
EII0I1I2I3I4I5I6I7
A2A1A0GSEO
1××××××××
11111
011111111
11110
0×××××××0
00001
0××××××01
00101
0×××××011
01001
0××××0111
01101
0×××01111
10001
0××011111
10101
0×0111111
11001
001111111
11101
（二）74LS48D七段译码器
74LS48D是用于驱动共阴极LED（数码管）显示器的BCD码七段码译码器，特点是具有BCD转换、消隐和锁存控制、七段译码及驱动功能，可直接驱动LED显示器。
74LS48功能表
（3）七段共阴极LED数码管
图6七段LED数码管
（4）集成555定时器
在本设计电路中，要进行准确计时，就必须为定时部分电路提供一个精确的输入脉冲。
为了使数码显示器上显示的时间递减周期与日常时间对应，我们在此设计一个能够产生周期为1.0秒的秒脉冲电路，作为定时部分电路的脉冲。
为此，选用555定时器秒脉冲产生电路。
集成定时器电路习惯上称为555电路,这是因为内部参考电压使用了3个5KΩ的电阻分压,故取此名。
555电路是一种数字和模拟混合型的中规模集成电路,它能产生时间延迟和多种脉冲信号,应用十分广泛。
555集成定时器是模拟功能和数字逻辑功能相结合的一种双极型中规模集成器件。
外加电阻、电容可以组成性
升级会员 