常见工艺中各种器件的结构.docx

常见工艺中各种器件的结构.docx

《常见工艺中各种器件的结构.docx》由会员分享，可在线阅读，更多相关《常见工艺中各种器件的结构.docx（14页珍藏版）》请在冰豆网上搜索。

常见工艺中各种器件的结构

第2章CMOS工艺中的器件结构

1.引言

本章是为非“电科”专业学生而写。

在“设计与制造分离”的背景下，集成电路设计者是在厂家提供的“开发套件”（PDK）的基础上工作的，不需要从物理学开始学习器件的实现机理和制造细节。

但为了学习版图设计，需要了解典型器件的结构。

目前常见的集成电路工艺有以下几种：

标准CMOS，也称逻辑CMOS工艺，是最基本的一种，一般只提供NMOS管和PMOS管两种晶体管和少量的电阻、电容等器件，主要用于实现纯粹的数字电路。

混合信号CMOS工艺稍复杂一些，除基本MOS管外，至少还有一种衬底接地的PNP型晶体管和质量较高的电阻和电容。

混合信号CMOS工艺可以实现基于CMOS技术的模拟电路。

BiCMOS工艺比混合信号CMOS工艺还要复杂，其特征是支持垂直结构的NPN管和横向PNP管。

BCD工艺更为复杂，除上述器件外，还要支持若干种高压DMOS管。

以下简单介绍常见器件的物理结构，以便理解其版图设计方法和设计规则。

2.集成电路工艺简介

集成电路的制造过程与印刷技术比较相似，是一层一层地反复进行的，每次都是挡住一部分，处理另一部分。

每次处理之前，一般先生成一个绝缘的氧化层，使下面的东西与外界隔离。

如果需要处理某些局部区域，就在该区域“刻掉”氧化层。

实现的方法是首先在氧化层上涂一层光刻胶，在利用“掩摸板”进行有选择地光照。

如果使用的是“正胶”，被光着过的部分在显影后被去掉了，下面的氧化层就暴露出来。

这时再用酸“刻蚀”掉氧化层，就能对下面的区域进行处理了。

没有被光照的部分，由于有光刻胶保护，氧化层不会被刻掉，下面的区域就与后续处理无关。

对于集成电路设计者来说，不必关心到底该用什么“胶”，什么酸，刻蚀多长时间等技术细节问题，只要知道这种过程，并且知道每次处理都需要一个“掩摸板”就行。

一个设计最终就是一套“掩模板”（也称为光刻板、光罩等）。

“掩摸板”是根据版图生成的，而版图是一种计算机文件。

版图与“掩摸板”不完全等价，但具体如何生成也与设计者无关，设计者的任务就是提供版图。

图1是CMOS工艺中“阱”的制造过程。

图1阱的制造过程

2.CMOS工艺中的一些重要概念

（1）“阱”的概念

CMOS工艺中需要同时制作两种晶体管，即NMOS管和PMOS管。

NMOS管以P型硅为“体”，PMOS管以N型硅为“体”，要在一个硅片上制造两种晶体管，就必须使某些局部的类型与硅片本身类型相反。

这些“反类型区域”就是“阱”。

CMOS工艺分为“单阱工艺”，“双阱工艺”和“三阱工艺”等。

在“单阱工艺”中，如果原始硅片（也称衬底）是P型的，则阱就是必须是N型的。

在P衬底N阱的单阱工艺中，NMOS管是直接做在衬底上的，使用这种工艺时，需要格外注意的是：

任何NMOS管的“体”都必须接地，不能采用“体”和“源”相连但不接地的设计方法（例如图2）。

图2

（2）有源区和场区

在“阱”制作完后，硅片表面必须做两种不同的氧化处理，一部分有很厚的氧化层，称为场区（FOX），另一部分则只有很薄的氧化层，成为有源区（Active）或薄氧区（见图3）。

图3有源区和场氧区

FOX的作用主要是用来隔离器件，其下面通常有沟道停止注入层。

FOX区的氧化层很厚，无法刻蚀透，多晶硅在FOX走，只要不是电压过高，不会产生沟道。

有源区的氧化层很薄，容易刻蚀。

多晶硅在有源区上方时，有较低的电压就会产生沟道。

晶体管的“阈值电压”与耐压能力与薄氧化层厚度有很大的关系，一般特征尺寸越小的工艺，有源区的氧化层越薄。

MOS管必须做在有源区，半导体材料需要与金属连接的部分也必须在有源区，例如衬底接地或N阱与电源连接的部分，都必须在有源区。

低掺杂的衬底或阱要与金属连接还必须经过P+或N+材料，这种连接方法称为欧姆接触。

（3）NMOS管和PMOS管

基本的“单阱”CMOS工艺中的NMOS管是直接做在衬底上的，版图和剖面图见图4。

图4NMOS管版图和剖面图

图5PMOS管

（3）电阻和电容

3.复杂工艺中的器件

（1）CSMC0.5umBCD工艺中的NMOS管。

BCD工艺支持双极、CMOS和DMOS器件，是目前最复杂的工艺。

这种工艺有多个阱，器件都是做在阱里。

普通NMOS做在P阱里。

ST3000中的5VNMOS管版图和剖面图

（2）CSMC0.5umBCD工艺中的PMOS管。

PMOS管制作在N阱里，N阱下面有“埋层”。

“埋层”起隔离作用，可减少衬底电流。

ST300中的5VPMOS管版图和剖面图

（4）

非对称高压MOS管

源区（左）与漏区不能互换。

漏的N+要经过N-过渡，提高耐压能力。

下面的“埋层”起隔离作用。

“埋层”电阻低，高压到达低部时，被“埋层”短路，避免电流流向衬底其它部分。

ST3000中的非对称20V耐压NMOS管

（4）垂直NPN管

一种BiCMOS工艺中的垂直NPN晶体管

（5）华虹NEC的0.35umBCD工艺的隔离PMOS管

华虹NEC工艺中的隔离低压PMOS管

（6）NEC的非对称高压MOS管

华虹NEC工艺中的非对称高压NMOS管

4.版图设计规则

版图设计规则是为了保证具有功能的结构能被可靠制造的一系列尺寸约束。

“一般而言，设计规则都是在电路性能与成品率之间的折衷”。

设计规则越保守，电路可靠工作的可能性越大。

规则越灵活，电路性能改进机会越大，但要以降低成品率为代价。

为便于阅读生产厂家提供的技术文件，最好了解各种规则的英文定义。

以下是CSMC工艺中使用的5种尺寸约束的定义。

WIDTH：

一般指某一层几何图形的（最小）宽度。

SPACE：

同一层的集合图形之间的距离。

CLEARANCE：

不同层的集合图形之间的距离。

EXTENSION：

某一层被另一层包围时，两层之间的边距。

OVERLAP：

相互覆盖的两层之间的交叠部分的尺寸。