第八章时序逻辑电路.docx
《第八章时序逻辑电路.docx》由会员分享，可在线阅读，更多相关《第八章时序逻辑电路.docx（15页珍藏版）》请在冰豆网上搜索。
第八章时序逻辑电路
第八章时序逻辑电路
第一节寄存器
一、单项选择题
1.N个触发器可以构成能寄存位二进制数码的寄存器。
（）
A.
6.如图8-7所示电路的功能为（）
N-1
B.N
C.N+1
D.2N
2.存储8位二进制信息要个触发器。
A.并行输入寄存器
B.移位寄存器
C.计数器
D.
位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。
序列信号发生器
7.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。
（）
4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，
8.现欲将一个数据串延时4个CP的时间，则最简单的办法采用（）
四位数据的移位过程是（）
位并行寄存器
位移位寄存器
进制计数器
C.
位加法器
D.
二、判断题
5.由三级触发器构成环形计数器的计数摸值为（
1.时序电路中不含有记忆功能的器件。
（
2.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
（）
3.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。
（）
4.时序电路一定不要组合电路。
（）
三、多项选择题
1.寄存器按照功能不同可分为（）
A.数据寄存器
B.移位寄存器
C.暂存器
D.计数器
2.数码寄存器的特点是（）
A.存储时间短
B.速度快
C.可做高速缓冲器
D.一旦停电后存储数码全部消失
3.移位寄存器按移位方式可分为（）
A.左移移位寄存器
B.右移移位寄存器
C.双向移位寄存器
D.集成移位寄存器
第二节计数器
一、填空题
1.触发器有
个稳定状态，它可以记录
位二进制码，存储8位二进制信息需要
个触发器。
2.按进位体制的不同，
计数器可分为
计数器和
计数器等；按计数过程中数字增减趋
势的不同，计数器可分为
计数器、
计数器和
计数器。
3.
要构成五进制计数器，至少需要个触发器。
4.
设集成十进制（默认为8421码）加法计数器的初态为
Q3Q2Q1Q0=1OO1,则经过5个CP脉冲以后计
数器的状态为
5.
在各种寄存器中，存放N位二进制数码需要
个触发器。
、
单项选择题
1.
按各触发器的CP所决定的状态转换区分，计数器可分为
计数器。
（
）
A.
加法、减法和可逆
B.
同步和异步
C.
二、十和N进制
D.
以上均不正确
2.
将一个D触发器处于技术状态时，下列做法正确的是（
）
A.
D端接固定咼电平
B.
D端悬空
C.
D端与Q端相联
D.
D与Q非端相联
3.
输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路属于（
）
A.
组合逻辑电路
B.
时序逻辑电路
C.
加法电路
D.
显示电路
4.欲表示十进制的十个数码，需要二进制数码的位数是（）
1.
计数器的模是指构成计数器的触发器的个数。
（）
2.把一个五进制计数器与一个十进制计数器串联可得到十五进制计数器。
（）
3.同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
（）
3.在图8-21所示的74LS161芯片上设计^一进制的计数器，设起始状态是0001，画出电路连接图和波形图。
第八章阶段性质量检测练习（A）
4.构成计数器的核心器件是具有记忆功能的触发器。
（）
5.计数器除了能对输入脉冲进行计数，还能作为分频器用。
（）
6.任何一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。
（）
7.
计数器的异步清零或置数端在计数器正常时应置为无效状态。
（）
8.左移寄存器的输入信号从高位到低位依次输入。
（）
9.移位寄存器每输入一个时钟脉冲，电路不一定只有一个触发器翻转。
（）
10.在计数器电路中，同步置零与异步置零的区别在于置零信号有效时,
达时才能将触发器置零，而异步置零不受时钟的控制。
（）四、综合分析题
1.如图8-19所示的电路，设初态Q2Q1为00,试分析其为几进制计数器（画出状态转换图）
是同步4位二进制加法计数器，其逻辑功能如表8-5所示，试分析如图8-22所示电路是几进制计数器,
一、单项选择题
二、多项选择题
三、判断题
码十进制计数器的状态为
1000，若再输入
6个计数脉冲，则计数器的新状态是（
、多项选择题
四、综合分析题
1.寄存器由
组成。
（）
1.
2.
A.
3.
A.
4.
、单项选择题
A.门电路
B.触发器
C.二极管
D.三极管
A.
F列电路中能实现Qn+1=Qn的是（
将D触发器改造成T触发器，如图
或非门
B.与非门
触发器异步输入端的作用是（
清零
2.移位寄存器能实现（
8-23所示电路的虚线框内应是（
C.异或门
A.
存放数据
B编码
C译码
D移位
C.接受时钟脉冲
D.同或门
D.清零或置1
3.
A.
4.
寄存器的功能有（
接受信息
B.存放信息
C清除信息
D计数
F列属于时序逻辑电路的是（
用n只触发器组成计数器，其最大计数模为（
B.2n
A.
触发器
B.寄存器
C.计数器
D.编码器
C.n2
D.2n
5.
触发器输入端的作用有（
5.—个五位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后,
此计数器的状态为（
A.
清零
C.接受时钟脉冲
D.三者都有
A.01011
6.
逻辑函数的表达方式有（
6•如图8-24所示为某计数器的时序图，由此可判定该计数器为（
A.
真值表
B.函数表达式
C.时序图
D.卡诺图
A.十进制计数器
三、判断题
B.九进制计数器
1.时序逻辑电路的特点是：
电路任一时刻的输出状态与同一时刻的输入信号有关,
与原有状态没有任
C.四进制计数器
何的联系。
（）
D.八进制计数器
7.当集成移位寄存器74LS194左移时，寄存器的数据应接在（）
A.AB.DC.Dsr
8.利用移位寄存器产生00001111，至少需要级触发器。
（）
9.构成计数器的基本单位是（）
2.同步时序电路具有统一的时钟CP控制。
（）
3.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。
（）
4.时序电路一定不是组合电路。
（）
5.时序电路不含有记忆功能的器件。
（）
6.数码寄存器必须清零后才能存储数码。
（）
第八章阶段性质量检测练习（B）
A.与非门
B.或非门
C触发器
D.放大器
、单项选择题
1.
6.一位8421BCD码计数器至少需要个触发器。
四个触发器组成的环行计数器最多有个有效状态。
（）
7.
2.一个十进制计数器至少需要个触发器。
（）
用二进制异步计数器从0做加法，计到十进制数178,则最少需要个触发器。
3.
冋步计数器和异步计数器比较，冋步计数器的显著优点是（
）
8.
寄存器在断电后，所存储的数码将
（）
A.
工作速度快
A.
消失
B.
触发器利用率高
B.
保持
C.
电路简单
C.
可能消失也可能保持
D.
不受时钟CP控制
D.
以上说法都不对
4.
把一个五进制计数器与一个四进制计数器串联可得到
讲制计数器。
（
）
9.
如果一个寄存器的数码输入是“同入同出”
，则该寄存器采用的是（
）
A.
四
A.
串入串出
B.
五
B.
并入并出
C.
九
C.
串入并出
D.
二十
D.
并入串出
5.
五个D触发器构成环形计数器，其计数长度为（）
10.
计数器在电路组成上的特点是（）
A.有CP输入端，无数码输入端
B.有CP输入端和数码输入端
C.无CP输入端，有数码输入端
D.无CP输入端和数码输入端
二、多项选择题
1.下列逻辑电路中，不是时序逻辑电路的是（）
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
2.下列逻辑电路不具有记忆功能的是（）
A.译码器
B.显示器
C.加法器
D.加法计数器
3.下列电路中，属于时序逻辑电路的是（）
A.计数器
B.寄存器
C.译码器
D.触发器
4.寄存器按照功能不同可分为（）
A.数据寄存器
B.移位寄存器
C.暂存器
D.计数器
5.数码寄存器的特点是（）
A.存储时间短
B.速度快
D.一旦停电后存储数码全部消失
6.移位寄存器按移位方式可分为（）
A.左移移位寄存器
B.右移移位寄存器
C.双向移位寄存器
D.集成寄存器
三、判断题
1.一个3位的二进制加法计数器，由000状态开始，经过17个输入脉冲后，此计数器的状态为001.
（）
2.即使电源关闭，移位寄存器中的内容也可以保持下去。
（）
3.所有的触发器都能用来构成计数器和移位寄存器。
（）
4.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
（）
5.二进制计数器既可实现计数也可用于分频。
（）
6.同步计数器的计数速度比异步计数器快。
（）
7.同步计数器与异步计数器的主要区别在于它们内部的触发器是否同时发生翻转。
（）
8.由N个触发器构成的计数器，其最大的计数范围是N2.（）
四、综合分析题
1.试用JK触发器和门电路设计一个十三进制的计数器，并检查设计的电路能否自启动。
2.
如图8-27所示的电路，设初态QQ2Q1Q0为0000,试分析其为几进制计数器。
（画出状态转换图）
C.可作高速缓冲器
升级会员 