电源管理高效能处理器的电源设计.docx

电源管理高效能处理器的电源设计.docx

《电源管理高效能处理器的电源设计.docx》由会员分享，可在线阅读，更多相关《电源管理高效能处理器的电源设计.docx（17页珍藏版）》请在冰豆网上搜索。

电源管理高效能处理器的电源设计

电源管理－高效能处理器的电源设计（上）

许多先进的工业控制系统多半己经使用微处理器于计算机当中。

的确，许多人都知道Moore定律的法则为：

芯片密度的增长速度以指数曲线的比例快速上升，以记忆芯片为例就是一个很好的例子。

但是整体计算机效能提升的关键却是在于微处理器芯片性能之表现。

　当系统逻辑设计师突破重重困难，去改善微处理器的性能，而不断地设计出更好的微处理器之同时，对于电源供应器设计师而言，也是不间断地挑战其电源设计的能力。

这些挑战不仅针对单一方面的电源处理问题，实际上是多方面整合在一体的设计考虑思维，例如微处理器的工作电流不断地增加，而工作电压却在逐渐地往下减少。

还有指令周期愈来愈快的微处理器需求更快的转换速度（slewrate），而增加瞬时响应处理的复杂度。

但问题还不只这些，当微处理器正全速工作时，如何改变微处理器的工作电压以符合所要求的转换速率？

这些因素都将会使得微处理器的电源设计难上加难。

但是，一旦当你解决了这些难题之后，你还必须面对制定愈来愈严苛的微处理器工作电压的容忍范围规格，然后将所有的考虑因素纳入这严苛的规格当中。

就有点像在玩任天堂的SuperMario一样，打完了这一关还有更困难的下一关等着你来挑战。

　该如何持续地克服种种困难并且完成设计呢？

最好的途径是第一：

确定你明白微处理器的电源需求规格，这就是基本的「游戏规则」。

第二：

不要被电源需求规格上的「数字」所混淆，试着去明白这些数字来自何方，他们意指什么，和其为甚么如此重要。

此外，必须尝试去了解一些技巧和方法去帮助你的设计，如此再加上对规格的了解程度，才能设计出实用且符合微处理器的电源供应器。

　窄密的工作电压范围之重要性

　计算机系统里面最困难的电源设计部份，首推微处理器的电源供应部份。

每一代Intel的微处理器之交替，均要求更高的工作电流和更窄密的工作电压范围，以达到微处理器最高效能的表现。

如果微处理器的工作电压过低，将无法达到其最大工作频率的要求，这是因为低工作电压会导致微处理器的内部传输延迟增加的缘故。

相反地，要是工作电压过高，将会影响微处理器的可靠度以及寿命的缩短，而造成指数比例的递减。

　虽然工作电压下限设定的原因是可以理解的，但为何要设定工作电压的上限却常常被大家所误会。

工作电压的上限设定，对于必须拥有更耐用的微处理器之电源设计，已经变得越来越严格的要求，而且它也是目前所有更快的微处理器所必需考虑的一个自然因素。

为了使微处理器达到更快的工作频率速度，芯片的制程已经由0.18um→0.13um→90nm的方向迈进，也因此需要更低的工作电压。

然而这些新的制程却也带来了一些新的问题，例如泄漏电流的比例增加。

另外还有一种新的现象称作（HotCarrierInjection；HCI），它会造成晶体晶格差排（CrystalLatticeDislocation）的现象产生，使得场效晶体管的闸极临界电压增加，而形成新的衰退因素。

不仅如此，新的制程会使得闸极氧化层厚度更薄，例如以0.13um制程而言，其闸极氧化层厚度仅有10atoms之薄！

闸极氧化层衰减的速率会随着工作电压的提升而加速老化。

其关系为50mV的上升工作电压会使得微处理器的寿命由原来的一年缩减为一个月。

（如图1）

　那我们设计的底线或标准在哪？

虽然我们也许会抱怨它的要求太多，但是有实际的理由说明今日的微处理器的确是有这样严格的需求。

而这些迫切的需求就呈现在对微处理器电源供给设计上的一大挑战，那就是负载（LOADLINE）的定义。

为了简化对电源规格的需求，以及针对微处理器特殊电源要求的需要，Intel便定义了负载线（LOADLINE），作为其对微处理器电源设计好坏的衡量标准。

明白负载线的定义，是对于了解微处理器的电源设计好坏的一个关键。

而符合负载线的程度好坏，就可以知道你的电源设计是濒临临界点的设计，或者是一个耐用且没有问题的线路。

（图2）是一个典型的微处理器的负载线定义。

　为了要符合今日微处理器所需求的窄密工作电压范围的要求，Intel改变了90年代以固定电压加上正负容忍误差的方式（VRM8.X），而取代以递降电压（DROOP）的方式为其标准衡量的方法。

所谓递降电压（DROOP）乃是指输出电压会以一定的斜率随着输出电流的增加而下降。

他们不再提供一组稳态及瞬时容忍误差电压数据当作衡量的标准，取而代之的是以上下限电压组成一块安全范围区域，此区域含括了所有的输出工作电流，而且也包括了稳态及瞬时的容忍误差响应范围。

因此负载线可作为是微处理器的电源设计输出的衡量标准。

其实负载线是一个简单的概念，只要输出的电压，在任何微处理器的负载或负载变化之下，其量测的结果均在此范围之内，便表示此电源设计符合此微处理器的电源规格。

　将输出电压锁住在负载线所指定的区域范围内是一个简单的概念，但要实现它却是有点困难的。

其主因在于必须将微处理器所需要的窄工作电压范围、高静态工作电流，以及高动态电流响应的特性包含在其中。

此外，微处理器负载由轻载转至重载所造成的温度变化对于组件特性的影响也是一个重要考虑的因素。

在此你会发现一些以往不太被重视的部份，现在反而变得非常的重要，而且必须要特别地加以考虑的因素。

　递减电压（DROOP）或电压定位（VoltagePositioning）方式

　到底〝递减电压〞是甚么？

所谓的递减电压，反应在负载在线是一条具有固定斜率的斜线，或者可以用一个固定输出电阻表示存在于电源的输出端。

更详细一点，递减电压可表示成一个电阻跨接于正常调变的电压源及负载之间所形成的电路。

当负载电流增加时，跨接在电阻两端的电压随之增加，结果造成在负载上的电压下降便称之为递降电压（DROOP）。

也有些人称之为DroopPositioning、VolagePositioning或AdaptiveVoltagePositioning，基本上它们是一样的道理，都代表负载输出电压会随着负载输出电流的递增而递减。

此输出跨接电阻的设计可用一个真实的电阻取代，或者是在控制线路中以回授补偿的方式，去模拟此电阻的存在。

　值得注意的是递减电压的观念，在以往是不被接受的，这是因为静态输出电压的要求规格越来越严苛的缘故。

直至今日，为了因应微处理器更高更快的输出电流响应需求，递减电压反而成为一种有用且有效的工具，及解决问题的方法。

（图3）所示为一个专门设计给微处理器之电源供给器的输出电路简化模型，从图中可以了解递减电压的好处，以及递减电压如何缩小瞬时电压的变化量。

图中”Vcore”代表微处理器的工作电压。

　为了清楚地了解递减电压的优点，让我们以瞬间的电流变化量，来比较具有递减电压与没有递减电压功能的电源供应器的输出电压。

（图4）的波形分别代表两种不同的输出电压，左边代表没有递减电压的波形，右边代表有递减电压的波形。

　在（图3）里面，假设我们忽略母板部局的阻抗，以及在输出电容器和微处理器之间的漏损电感系数。

首先以没有递减电压功能的电源设计为例，当负载电流瞬间爬升时，几乎绝大多数的电流会由输出电容所提供，此电流会因为输出电容所寄生的等效串联电阻（ESR）的影响，而产生一个电压跨接其上，因而使得输出负载电压（Vcore）立即往下滑落。

而输出电容所提供的电流，会因为输出电感电流的补充增加而逐渐减少。

　在此我们会发现两种现象：

第一，当输出电容的电流减少，使得跨在等效串联电阻（ESR）的压降减低时，输出负载电压（Vcore）会逐渐回升；第二，当输出电流经由输出电容放电所造成电容电压下降的现象，会一直持续到由电感输出电流提供足够的能量来满足此爬升的负载电流为止。

此时输出电容会停止放电，而开始充电。

总结电容等效串联电阻（ESR）的压降，以及输出电容电压放电的现象，会造成一个负的瞬时电压在Vcore上产生（如图4：

30mV的下降电压）。

当此瞬间瞬时结束之后，输出电容开始充电，而输出电压也回复到原来的设定电压。

　当负载电流由刚才的重载电流瞬间回到轻载时，此刻的电感电流会因为无法立即停止充电而进入输出电容器内，此电流会流过电容的等效串联电阻（ESR）以及对电容器进行充电而形成一个正的瞬时电压在Vcore上（如图4：

30mV的上升电压）。

如此一来，正的瞬时电压加上负的瞬时电压总共会在Vcore上产生60mV（+30mV-（-30mV））的突波电压。

　另外，我们再以具有递减电压功能的电源设计为例。

虽然瞬时电压的响应结果也会产生30mV的压降，但因为递减电压功能的关系，Vcore的静态输出电压会随着输出电流的增加而减少。

这代表着Vcore的静态输出电压，不会回到原来的设定电压而保持在较低的递减电压上。

接着当负载电流由刚才的重载电流瞬间回到轻载时，此刻所形成的正瞬时电压，会从刚刚较低的递减电压开始提升，如此就不会超过上限电压的限制。

这样的话，我们所看到Vcore的噪声电压就不会是正负瞬时电压的总合，将会是小于它总合的电压值。

　假使我们设计让递减电压的大小等于正的瞬时电压（或负的瞬时电压）变化量，那正的瞬时电压的最高电压值会只到原来的设定电压，如此所得到的总合突波电压将只有30mV，也就是没有递减电压功能的电源设计之突波电压的一半！

这也就是说你将可以只使用没有递减电压功能的电源，设计一半的输出电容，而在Vcore上达到相同的突波电压。

这样就可以省掉部分成本，又缩小电路所需的空间，而且递减电压的功能也使得输出电压更精准，更符合今日微处理器的要求。

事实上，制造微处理器的厂商所定义的负载线，均已考虑到实际板子空间的大小，以及目前市面上所使用到的输出电容器及电感器。

（图5）所看到的是从微处理器电源上所量测的波形，两个波形分别代表的是不具有递减电压功能的电源设计，以及具有递减电压功能的电源设计之Vcore瞬时响应电压。

　负载线的确可使得设计更方便，而且也对瞬时的响应有很大的帮助。

然而还有许多因素是我们在设计微处理器电源时必须加以考虑的，尤其是要正确地掌握其安全的设计额度

电源管理─高效能处理器的电源设计（下）

电源设计的安全额度

　（图1）为一般电源设计的安全额度图。

由此安全额度图中，可以知道有哪些因素会影响微处理器的工作电压，以及具有递减电压功能的电源设计，如何达到紧密工作电压要求的优点。

　主要包围Vcore工作电压的设计安全额度因素如下：

　1.〝Vtransient〞：

正的瞬时电压大小（或负的瞬时电压大小）。

　2.〝VdroopBus〞：

指介于输出电容器和微处理器之间的母板部局的阻抗，它也会造成递减电压的产生，而影响安全额度。

　3.〝RippleVoltage〞：

由输出电感涟波电流与输出电容所造成的输出涟波电压。

　4.〝StaticRegulation〞：

电压调节器（VRM）的回路控制影响。

　5.〝Temperatureeffects〞：

由温度变化所造成的电压漂移。

图1：

给处理器参考之的设计安全额度

　（图1）是用来给微处理器所参考的设计安全额度之图表。

其中可以看出有递减电压功能的设计，可改善可容忍的安全额度从+5%／-5%，或是全部的10%到+5%／-2%，或全部的7%。

（值得注意的是有一项重要因素并不包括在此设计安全额度图表之中，那就是温度变化所造成的影响。

这将会在之后有关电流量测技术时讨论。

）

　如之前所说的，虽然负载线是一个简单的概念，但因为有种种因素必须列入考虑，而使得实际设计上变得困难些。

此外，为了使得输出电压会随着输出电流的增加而递降，我们需要一些方法去测量输出电流，而且必须非常正确且不会受到温度变化的影响。

　如何测量微处理器的工作电流

　测量电源供应器的输出电流有许多方法，如（图2）所示为常用的几种的电路量测方式。

图2：

常用的电路量测方式

　■比较结果：

　●侦测输出电阻的电压降（如图2之A、B、C）

　这是最有效的方式，特别是针对较小电流输出的电源设计上。

但是当输出电流增加时所产生的损耗功率，会因为电阻的存在而呈电流平方倍数的上升。

它需要较大的体积，因此也必须付出较高的成本。

因为体积较大的关系，会占掉板子的空间，而且也需要考虑到冷却的问题。

我们可使用一个较小阻值的电阻，再以一个放大器放大来解决功率损耗的问题，此放大器可延伸有效电流的范围，但这种方式对于大输出电流仍然不是最吸引人的方法，因为其侦测路径还是在大输出电流的路径上。

这种方式最大的优点在于它非常地准确，并且经由正确的电阻选择，可使电源供应器工作正常而不受温度变化的影响。

　●侦测FET导通时的电压降（如图2之D、E）

　在需求低成本以及可利用性上，这种方式是一个不错的解决方法，而且常常会在应用上看到。

不幸的是它对于今日微处理器所要求的紧密电压范围的需求，无法提供准确的电流侦测量。

Rds本身的误差范围特性以及它对温度变化所造成的偏移量，是一个主要的问题而且也难以克服。

　●侦测输出电感的平均电压降（如图2之F）

　电感Rdc（DCR）的侦测电流方式或许是目前最佳的方法，而且也是Intel负载线所建议的作法。

经由适当的温度补偿，它可提供不错的准确度。

良好的频率响应，也可藉由适当的选择电流侦测之RC时间常数去配合LR的时间常数去达成。

　使用多相位输出方式

　今日的微处理器所需求的电流量，已非过去单一相位输出的方式之VRM所能提供。

为了解决这个问题，多相位输出方式的VRM已变成超过25A输出电流的标准方法。

（图3）所表示的是一个两相位输出的电路设计及其对应波形。

图3：

两相位输出的电路设计及其对应波形

　使用多相位输出方式可提供设计者许多的好处如下：

　•每个单一之FET所流过的电流会比较小，这代表总输出电流已被分配至各个相位之内。

　•因为热已散布到比较广的区域，所以散热问题比较简单。

　•因为流过电感的电流变少，所以可选择较低的饱和电流以及有效电流。

　•输出电容的总涟波频率等于单一相位频率乘上相位总数，而且每个相位的涟波电流较低，因为总涟波电流相当于各个相位涟波电流的总和。

　•输入电容的涟波电流也较低，其道理和输出电容是一样的。

　•因为较高的输出频率使得瞬时响应也获得了改善。

　•因为每个相位的FET变少了因而简化了FET驱动器驱动能力的问题。

　然而采用多相位输出的设计也带来一个新问题，那就是如何去平衡每个相位的电流。

假设电流平衡做的不好，这会在较大电流的那个相位以电流平方的速度飞快地产生功率消耗。

这将在流过较大电流的相位产生热的问题，而且也造成VRM效率的伤害。

（图4）表示当相位不平衡时发生在5mΩRds的下桥FET以两个相位输出50A的输出电流的情况。

图4

　动态VID或者〝VIDonthefly〞

　最后一个必须讨论的因素是动态VID或者称之为〝VIDonthefly〞的规格。

微处理器具有省电的功能，其中有关电压的方面必须参照动态VID的要求，允许微处理器在运作的同时也可以降低Vcore的电压。

此电压的改变大小可达到450mV，但此改变必须在限定的时间内完成。

微处理器改变自己工作电压的方式是去改变VID的设定。

它以12.5mV为一段，每一段的改变必须在5uS之内完成，直到输出电压到达新的设定电压为止。

它会有两个方向，一种是由高电压往低电压的方向，另一种是由低电压往高电压的方向，而这两个方向皆要达到2.5mV/uS的转换速率（SlewRate），才可以跟上VID转换的速度。

但这样会限制输出电容的数目，而且最大电流的保护点也必须列入考虑以避免不必要的触发。

因为当输出电压由低转高时，VRM需要足够的电流以2.5mV/uS的速度去提供微处理器所需要的电流以及输出电容器的充电电流。

举一个简单的例子，当输出电容量为10,000uF时，你需要至少25A的额外电流量以2.5mV/uS的速度去提升输出电压，如方程式所示。

方程式

　对于输出电压由高往低的方向改变时，微处理器多余的电流必须以很快的速度放电，以达到所要降低的电压，因此，VRM也必须设计如何以2.5mV/uS的速度去吸收电流（SinkCurrent）。

必须注意的是，有些VRM的设计并不允许输出端去吸收电流，而且也无法去侦测负的输出电流。

在一些较低输出电流的情况下或许没问题，但针对较高的输出电流以及快速的电流转变下会造成电源的不稳定，甚至还会在输出端产生负压而损害负载设备。

　结论

　如何选择一个好的VRM的架构是非常重要的事，它的稳定度以及耐用的程度，会决定它是否还符合今日或者未来微处理器更高性能的需求。

不同的微处理器的制造商会针对其产品做不同架构的设计，当你在设计它的电源供应器时，必须仔细地检查其架构以及功能。

有一些问题是必须去了解的，举个例子如下：

　■最后的设计架构有否符合Intel的认证？

以输出电流的测量为例，目前Intel只承认以电感电压去侦测输出电流的方式以达到负载线的规格。

但仍有厂商是以Rds为其测量电流的方法。

　■此设计方式是否限制组件的可用数值，或者允许我们可以拥有较广的选择数值以达到设计的目的。

　■所选择的架构是否具有较多的弹性去设计未来更高需求之Intel微处理器以及FMB的要求？

举例来说，如〝可调整工作的频率〞，〝多相位输出的选择〞以及〝可程序化的负载线斜率〞。

　■所选择的架构有否经过验证？

还是此架构有良好的信赖度？

全新的架构可能会带来新的考验以及新的问题。

你的产品计划表经得起如此的考验吗？

　■技术文件以及相关的技术支持和工具是否足够？

针对所选择的组件是否有足够的数据来帮助你除错以缩短板子的出货时间？

　■最后也是最重要的就是─成本／效能的取舍。

以最低成本达到的设计，但不符合规格的要求，不是一个好的取舍。

相反地，一个效能很好，但是成本很高的设计，也不会?

你得到太多的掌声。

另外，寻找可替代料可以当做不时之需以备用，也可以让采购拥有更多的议价空间来节省设计的成本。

　以下的线路就是符合上述的考虑所设计给IntelVRD10.x规格之多相位输出的VRM。

其PWMcontroller以及Driver是用FairchildSemiconductor公司所出产的FAN5018＋FAN5009的芯片。

（本文由美商快捷半导体（FairchildSemiconductor）提供，作者王天中（TedWang）／现任职该公司亚太区技术营销部首席经理）

图5

电源管理－高效能处理器的负载点电源供应设计技巧

■处理器的进步

　随着功能整合度不断增加，电路结构日益缩小，处理器核心电压已开始降至1V以下，电流消耗也随着操作速度变快而提高。

制程技术的进步还需要负载点电源供应设计知识来配合，80和90年代所用的电源管理解决方案可能无法满足今日高效能处理器的需求。

提供电源给处理器必须克服许多困难，例如大电容和旁路电容的位置安排、涌入电流、稳压精确度和供电顺序。

■电力来源－大电容和旁路电容

　处理器汲取的电流并非全由电源供应，处理器的旁路电容和电源供应的大电容也会提供部份电流。

当处理器工作量突然改变而造成负载瞬时变动时，瞬间电流会先由周围旁路电容供应，这些电容通常是能够迅速响应负载变动的小型陶瓷电容。

随着处理速度从500MHz升高至1GHz以上，应用设计也需要能够储存更多电力的旁路电容。

　电源供应器的大电容则是另一个电力来源。

新型高效能处理器对于旁路电容的要求可能还超过电源供应器的大电容。

为了避免稳定性发生问题，增加旁路电容时应确保电源供应能够稳定工作。

电源供应评估模块在实验室内可能工作良好，但连接到负载后就会出现问题。

电源供应的回授回路应获得适当补偿以容纳额外的旁路电容，大电容和旁路电容应尽量靠近以降低寄生效应。

■避免电流突波

　含有大型旁路电容的电源供应可能在启动时产生问题，因为电源供应或许无法将它充电至适当电位以满足开机时的处理器负载要求，这就可能导致电源供应在开机过程中因为电流过载而关机或电压下降，进而使得处理器进入死锁状态。

为了减少电流突波，核心电源供应的启动时间应该延长以便让旁路电容缓慢充电。

　许多直流转换稳压器都提供可调整式缓慢启动接脚（slow-start）来延长电压上升时间；如果稳压器没有缓慢启动接脚，设计人员也可利用外接MOSFET和RC充电机制来提供这项功能。

　另外，只要设计人员愿以更大的体积和成本来换取更高电流，那么电源供应的超规格设计就是应付电流突波的另一种简单方式。

如果处理器要求电压以单调方式上升，则建议采用内建限流功能的直流稳压器。

■稳压精确度

　早期处理器最多能承受5％的电压误差，但随着制程技术不断微缩与核心电压降至1V以下，它们所能容忍的误差越来越小，甚至在整个电源（操作输入电压范围）、负载（操作输出电流范围）和操作温度范围内的精确度都必须达到3％。

设计人员应检查稳压器制造商提供的产品规格表，以确保其稳压精确度符合处理器要求。

图1就是TPS54310的稳压精确度范例。

▲图1：

组件数据表的电气特性参数显示它在温度和输入电源范围内的操作精确度可达到参考电压的1％，其负载精确度在3A电流时更高达0.09％。

这证明TPS54310在整个电源、负载和温度范围内可轻易达到3％的精确度要求。

■交流稳压精确度

　当处理器工作量增加而导致负载突然出现动态改变时，它所汲取的电流也会升高并造成电压下降。

电源供应必须能迅速响应电压变动以维持稳压精确度（图2），电压突波也要限制在处理器所能承受的电压变动范围内，因此，设计人员必须检查处理器规格表所要求的最大核心电压绝对值。

　要改善电源供应在瞬时过程的稳压效能，就应减少电感值以加快稳压器的反应时间，并同时增加电容以便储存更多电力来应付电压降或电压突波。

设计人员最好利用电源电压监控电路（SupplyVoltageSupervisor）来保护处理器，这样才能在电源中断而导致电压过低时提供可靠的关机重置功能。

▲图2：

瞬时条件。

■供电顺序

　越来越多处理器制造商开始为核心与I/O电源的开机顺序功能提供时序设计建议，负载点电源供应设计人员只要了解时序要求就能选择适当的设计方式。

双电源供应的开机和关机方式可分为下列几种：

循序（sequential）、连动（simultaneous）和预偏置启动（pre-biasedstart-up）。

　只要核心与I/O电源的启动可以间隔数毫秒，那么无论顺序为何，设计人员都能采用循序开关机的方式。

一种简单的循序开关机设计方法是将稳压器的POWERGOOD接脚联机到另一稳压器的ENABLE接脚。

另一种方法则是使用热抽换式（hotswap）电源顺序组件来控制不同电源的启动和关闭，这种做法虽然更有弹性，但是却会占用电路板面积且增加成本。

　如果开机和关机时的核心与I/O电压差必须减至最小，设计人员也可以采用连动式电源顺序设计。

假设核心电压的额定值为VC，I/O电压的额定值则为VI/O，而且VC＜VI/O，连动式电源在开机后会先让核心与I/O电压彼此追踪直到它们达到VC为止，此时核心电压会留在VC电压值，I/O电压则会继续上升到VI/O为止。

VC＞VI/O的开机过程也是如此。

德州仪器的TPS54×80交换式稳压组件提供TRACKIN接脚，PTH系列直流转换模块则内建Auto-track功能，它们都能用于连动式电源顺序设计。

图3是核心与I/O电压在开机时的彼此追踪过程。

▲图3：

连动式电源顺序功能的波形。

　若必须在核心电源启动前先加上I/O电压，并且让核心与I/O