（未知）
16、有源滤波器和无源滤波器的原理及区别?
（新太硬件）
无源滤波器：
这种电路主要有无源元件R、L和C组成
有源滤波器：
集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
1、有源滤波器是电子的，无源滤波器是机械的。
2、有源滤波器是检测到某一设定好的谐波次数后抵消它，无源滤波器是通过电抗器与电容器的配合形成某次谐波通道吸收谐波。
3、采用无源滤波器因为有电容器的原因，所以可提高功率因素。
采用有源滤波器只是消除谐波与功率因素无关
4、有源滤波器造价是无源滤波器的3倍以上，技术相对不太成熟，且维护成本高；无源滤波器造价相对较低，技术较成熟，安装后基本免维护。
5、有源滤波器用于小电流，无源滤波器可用于大电流。
17、有一时域信号S=V0sin（2pif0t）+V1cos（2pif1t）+V2sin（2pif3t+90）,当其通过低通、带通、高通滤波器后的信号表示方式。
（未知）
18、选择电阻时要考虑什么？
（东信笔试题）
选择电阻是需要考虑电阻的功率阻值允许加载在其两端的最大电压允许通过的最大电流等等PCB电阻的阻值大小和精度，熔点等
19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？
（仕兰微电子）
20、给出多个mos管组成的电路求5个点的电压。
（Infineon笔试试题）
21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。
（仕兰微电子）
22、画电流偏置的产生电路，并解释。
（凹凸）
23、史密斯特电路,求回差电压。
（华为面试题）
24、晶体振荡器,好像是给出振荡频率让你求周期（应该是单片机的,12分之一周期....）（华为面试题）
25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。
（仕兰微电子）
LC正弦波振荡器是用L、C元件组成选频网络的振荡器，一般用来产生1MHz以上的高频正弦信号。
根据LC调谐回路的不同连接方式，LC正弦波振荡器又可分为变压器反馈式（或称互感耦合式）、电感三点式和电容三点式三种
26、VCO是什么,什么参数（压控振荡器?
）（华为面试题）
压控振荡器（VCO）压控振荡器的特性可用压控特性曲线和压控灵敏度来表示
特别是在锁相环电路、时钟恢复电路和频率综合器电路等更是重中之重，可以毫不夸张地说在电子通信技术领域，VCO几乎与电流源和运放具有同等重要地位。
VCO的性能指标主要包括:
频率调谐范围，输出功率，（长期及短期）频率稳定度，相位噪声，频谱纯度，电调速度，推频系数，频率牵引等
27、锁相环有哪几部分组成？
（仕兰微电子）
锁相环路是一个相位反馈自动控制系统。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成
28、锁相环电路组成，振荡器（比如用D触发器如何搭）。
（未知）
29、求锁相环的输出频率，给了一个锁相环的结构图。
（未知）参考锁相环工作原理
30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。
（未知）
31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线无损耗。
给出电源电压波形图，要求绘制终端波形图。
（未知）
32、微波电路的匹配电阻。
（未知）
33、DAC和ADC的实现各有哪些方法？
（仕兰微电子）
AD转换与DA转换可以通过各种芯片来实现。
AD：
举例可以通过ADC0804芯片将模拟信号转换为8bit的数字信号
DA:
道理一样，要借助芯片来完成
芯片的挑选根据电路设计所需要的位数来选择
5. 什么是零点漂移？
怎样抑制零点漂移？
答：
零点漂移，就是指放大电路的输入端短路时，输出端还有缓慢变化的电压产生，即输出电压偏离原来的起始点而上下漂动。
抑制零点漂移的方法一般有：
采用恒温措施；补偿法（采用热敏元件来抵消放大管的变化或采用特性相同的放大管构成差分放大电路）；采用直流负反馈稳定静态工作点；在各级之间采用阻容耦合或者采用特殊设计的调制解调式直流放大器等。
5、名词：
SRAM、SSRAM、SDRAM
SRAM：
静态RAM
DRAM：
动态RAM
SSRAM：
SynchronousStaticRandomAccessMemory同步静态随机访问存储器。
它的一种类型的SRAM。
SSRAM的所有访问都在时钟的上升/下降沿启动。
地址、数据输入和其它控制信号均于时钟信号相关。
这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。
SDRAM：
SynchronousDRAM同步动态随机存储器
6、FPGA和ASIC的概念，他们的区别。
（未知）
答案：
FPGA是可编程ASIC。
ASIC:
专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC（ApplicationSpecificIC）相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做OTP片、掩膜片，两者的区别何在？
OTPmeansonetimeprogram，一次性编程
MTPmeansmultitimeprogram，多次性编程
OTP（OneTimeProgram）是MCU的一种存储器类型
MCU按其存储器类型可分为MASK（掩模）ROM、OTP（一次性可编程）ROM、FLASHROM等类型。
MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；
FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；
OTPROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
8、单片机上电后没有运转，首先要检查什么？
首先应该确认电源电压是否正常。
用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。
接下来就是检查复位引脚电压是否正常。
分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。
然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。
另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。
另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。
有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。
经过上面几点的检查，一般即可排除故障了。
如果系统不稳定的话，有时是因为电源滤波不好导致的。
在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。
如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。
遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。
9、描述单片机“中断”的工作流程
开始>初始化设置中断方式>等待中断判断保护信号>是否要保护（Y继续、N返回等待中断判断保护信号>执行保护程序>结束；判断控制信号>查表>输出控制信号>中断返回
10、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。
简述单片机应用系统的设计原则。
单片机，晶振电路，复位电路，按键输入，显示输出，寄存器，译码器
单片机应用系统的基本设计原则是：
①可靠性高；
②性能价格比高；
③操作简便；
④设计周期短。
1.可靠性高
高可靠性是系统应用的前提，在系统设计的每一个环节，都应该将可靠性作为首要的设计准则。
通常，高可靠性可从以下5个方面进行考虑：
（1）使用可靠性高的元器件；
（2）严格安装硬件设备及电路；
（3）采取必要的抗干扰措施，以防止环境干扰（如空间电磁辐射、强电设备启停、酸碱环境腐蚀等）、信号串扰、电源或地线干扰等影响系统的可靠性；
（4）请专家和有经验的设计人员对系统的设计方案严格把关；
（5）作必要的冗余设计或增加自诊断功能。
2.性能价格比高
单片机除体积小、功耗低等特点外，最大的优势在于高性能价格比。
3.操作简便
如果所设计的产品人机交互过多，必然会给用户操作带来一定困难，也不利于最大限度地降低劳动强度。
4.设计周期短
只有缩短设计周期，才能有效地降低设计费用，充分发挥新系统的技术优势，及早占领市场并具有一定的竞争力。
11、PCI总线的含义是什么？
PCI总线的主要特点是什么
PCI的英文全称为PeripheralComponentInterconnect。
即外部设备互联总线，是于1993年推出的PC局部总线标准。
PCI总线可以分为32位总线和64位总线两种，一般PC机使用32位PCI总线，服务器和高级工作站都带有64位PCI总线。
PCI总线的主要特点是传输速度高，目前可实现66M的工作频率，在64位总线宽度下可达到突发（Burst）传输速率264MB/s，是通常ISA总线的300倍，可以满足大吞吐量的外设的需求。
34、A/D电路组成、工作原理。
（未知）
输入信号是模拟量,输出信号是数字量
ADC的组成与ADC的电路形式
ADC电路通常由两部分组成，它们是：
采样、保持电路和量化、编码电路。
其中量化、编码电路是最核心的部件，任何ADC转换电路都必须包含这种电路。
ADC电路的形式很多，通常可以并为两类：
间接法：
它是将采样-保持的模拟信号先转换成与模拟量成正比的时间或频率，然后再把它转换位数字量。
这种通常是采用时钟脉冲计数器，它又被称为计数器式。
它的工作特点是：
工作速度低，转换精度高，抗干扰能力强。
直接法：
通过基准电压与采样-保持信号进行比较，从而转换位数字量。
它的工作特点是：
工作速度高，转换精度容易保证。
35、实际工作所需要的一些技术知识（面试容易问到）。
如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了）
1、FPGA和ASIC的概念，他们的区别。
答：
FPGA是可编程ASIC。
ASIC:
专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
4、什么是NMOS、PMOS、CMOS？
什么是增强型、耗尽型？
什么是PNP、NPN？
他们有什么差别？
答：
MOS场效应管即金属-氧化物-半导体型场效应管，英文缩写为MOSFET（Metal-Oxide-SemiconductorField-Effect-Transistor），属于绝缘栅型。
其主要特点是在金属栅极与沟道之间有一层二氧化硅绝缘层，因此具有很高的输入电阻（最高可达1015Ω）。
它也分N沟道管和P沟道管，符号如图1所示。
通常是将衬底（基板）与源极S接在一起。
根据导电方式的不同，MOSFET又分增强型、耗尽型。
所谓增强型是指：
当VGS=0时管子是呈截止状态，加上正确的VGS后，多数载流子被吸引到栅极，从而“增强”了该区域的载流子，形成导电沟道。
耗尽型则是指，当VGS=0时即形成沟道，加上正确的VGS时，能使多数载流子流出沟道，因而“耗尽”了载流子，使管子转向截止。
PNP与NPN的区别在表面上是以PN结的方向来定义的，实际上是以三极管的结构材料来区分的。
PNP是两边的棒料是镓，中间的是硅。
镓是第三主族的元素，其核外为三个电子，硅是第四主族的元素，其核外有四个电子，这样在两个PN的方向上的顺序是P－N－N的关系；相反NPN是两边的材料是硅，中间的是镓，形成的PN结顺序为N－P－N的关系。
顺便说明：
P的意思是在PN结上缺少电子，以空穴为主导电的材料，也叫P型材料；N的意思是在PN结上有多余的电子，以电子为主导电的材料，也叫N型材料。
5、同步电路和异步电路的区别是什么？
（仕兰微电子）
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。
也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。
电路的稳定需要有可靠的建立时间和持时间，待下面介绍。
同步电路是由时序电路（寄存器和各种触发器）和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。
这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿（或下降沿）完成的。
比如Ｄ触发器，当上升延到来时，寄存器把Ｄ端的电平传到Ｑ输出端。
在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch。
6、什么是同步逻辑和异步逻辑？
（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
电路设计可分类为同步电路和异步电路设计。
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而IntelPentium4处理器设计，也开始采用异步电路设计。
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
同步电路是由时序电路（寄存器和各种触发器）和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。
这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿（或下降沿）完成的。
5、组合电路与时序电路区别
组合逻辑电路是具有一组输出和一组输入的非记忆性逻辑电路，它的基本特点是任何时刻的输出信号状态仅取决于该时刻各个输入信号状态的组合，而与电路在输入信号作用前的状态无关。
组合电路是由门电路组成的，但不包含存储信号的记忆单元，输出与输入间无反馈通路，信号是单向传输，且存在传输延迟时间。
组合逻辑电路的功能描述方法有真值表、逻辑表达式、逻辑图、卡诺图和波形图等。
时序逻辑电路与组合逻辑电路不同，在逻辑功能及其描述方法、电路结构、分析方法和设计方法上都有区别于组合电路的明显特点。
在时序逻辑电路中，任意时刻的输出信号不仅和当时的输入信号有关，而且还与电路原来的状态有关，这是时序逻辑电路在逻辑功能上的特点。
因而时序逻辑电路必然包含存储记忆单元电路。
描述时序电路逻辑功能的方法有：
三个方程（输出方程、驱动方程（或激励函数）、状态方程）、状态转换表、状态转换图和时序图等。
7、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
（汉王笔试）
线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。
（线或则是下拉电阻）
2、建立时间（setuptime）与保持时间（holdtime）意思？
答：
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果holdtime不够，数据同样不能被打入触发器。
如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability（亚稳态）的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是Setup和Holdup时间？
（汉王笔试）
建立时间（ｔｓｕ）是指在触发器的时钟上升沿到来以前，数据稳定不变的时间。
如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；
保持时间（ｔｈ）是指在触发器的时钟上升沿到来以后，数据稳定不变的时间。
如果保持时间不够，数据同样不能被打入触发器。
数据稳定传输必须满足建立时间和保持时间的要求，否则电路就会出现逻辑错误。
在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch
5、setup和holdup时间,区别.（南山之桥）
6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。
（未知）
7、解释setup和holdtimeviolation，画图说明，并说明解决办法。
（威盛VIA2003.11.06上海笔试试题）
时间（SetupTime）和保持时间（Holdtime）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。
（仕兰微电子）
竞争和冒险
竞争:
在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。
把不会产生错误输出的竞争的现象称为非临界竞争。
把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。
冒险：
是指数字电路中某个瞬间出现了非预期信号的现象。
“1”冒险是由一个变量的原变量和反变量同时加到与门输入端造成的。
“0”冒险是由一个变量的原变量和反变量同时加到一个或门输入端造成的。
判别方法：
1）代数法：
逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。
去掉其它变量，留下有竞争能力的变量，如果表达式为：
F=A+/A,就会产生“0”冒险；F=A*/A，就会产生“1”冒险。
2）卡诺图法:
只要在卡诺图中存在两个相切但不相交的圈（“0”冒险是1构成的圈，“1”冒险是0构成的圈），就会产生冒险。
消除方法：
1）修改设计法:
1代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子；2卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。
2）选通法:
在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。
3）滤出法:
由于冒险脉冲是一个非常窄的脉冲，一二可以在输出端接一个几百微法的电容，，将其滤出掉
9、什么是竞争与冒险
升级会员 