微机原理与接口技术漆强版第5章作业答案.docx
《微机原理与接口技术漆强版第5章作业答案.docx》由会员分享，可在线阅读，更多相关《微机原理与接口技术漆强版第5章作业答案.docx（18页珍藏版）》请在冰豆网上搜索。
微机原理与接口技术漆强版第5章作业答案
5.10用16KX1位的DRAM芯片组成64KX8位存储器，要求：
（1）画出该存储器的组成逻辑框图。
（2）设存储器读/写周期为0.5卩SQPU在1yS内至少要访问一次。
试问采用哪种刷新方式比较合理？
两次刷新的最大时间间隔是多少？
对全部存储单元刷新一遍所需的实际刷新时间是多少？
（1）组建存储器共需DRAM芯片数N=（64K*8）/（16K*1）=4*8（片）。
每8片组成16KX8位的存储区，A13~A0作为片内地址，用A15、A14经2:
4译码器
产生片选信号：
，逻辑框图如下（图有误：
应该每组8片，每片数据线为1根）
（2）设16KX8位存储芯片的阵列结构为128行X128列，刷新周期为2ms。
因为刷
新每行需0.5yS,则两次（行）刷新的最大时间间隔应小于：
f二兰竺=15.5（AS）
128
为保证在每个1yS内都留出0.5yS给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式。
若采用分散刷新方式，则每个存储器读/写周期可视为1yS,前0.5yS用于读写，后0.5yS用于刷新。
相当于每1yS刷新一行，刷完一遍需要128X1yS=128yS,满足刷新周期
小于2ms的要求；
若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5yS如每隔14个读
写周期刷新一行，相当于每15yS刷新一行，刷完一遍需要128x15yS=1920yS,满足刷新周期小于2ms的要求；
需要补充的知识：
刷新周期：
从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。
刷新周期通常可以是2ms，4ms或8ms。
DRAM一般是按行刷新，常用的刷新方式包括：
集中式：
正常读/写操作与刷新操作分开进行，刷新集中完成。
（DRAM共128行，刷新周期为128q,tm=0.5以为读/写时间，tr=0.5以为刷新时间，
tc=1yS为存储周期）
异步式：
前两种方式的结合，每隔一段时间刷新一次，只需保证在刷新周期内对整
个存储器刷新一遍。
5.11若某系统有24条地址线，字长为8位，其最大寻址空间为多少？
现用
SRAM2114（1K*4）存储芯片组成存储系统，试问采用线选译码时需要多少个
2114存储芯片？
该存储器的存储容量=224*8bit=16M字节
需要SRAM2114（1K*4）存储芯片数目：
16M8=160组2片/组二320片
1K汇4
注：
上述分析有错，采用线选译码，显然用于字选的地址线应该为10根（对应于1k的芯片存储容量），那么余下24-10=14根地址线可用于片选，因此需要SRAM2114（1K*4）存储芯片数目应该为：
14组*2片/组=28片。
5.12在有16根地址总线的机系统中画出下列情况下存储器的地址译码和连
接图。
（根据答案改的题目）
（1）采用8K*8位存储芯片，形成64KB存储器。
（2）采用8K*8位存储芯片，形成32KB存储器。
（3）采用4K*8位存储芯片，形成16KB存储器。
由于地址总线长度为16，故系统寻址空间为216位宽二64K位宽bit
（1）8K*8位存储芯片字选地址长度为13,64KB存储器需要8个8K*8位存储芯片,故总共需要3根地址总线用于片选，地址译码为：
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
共需8片
8K*8位存储
-H-LJL心片
红色为片选
第一片地址范围
0000H~
1FFFH
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
第二片
地址范围
2000H~
3FFFH
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
第三片地址范围
4000H~
5FFFH
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
第四片地址范围
6000H~
7FFFH
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
第五片地址范围
8000H~
9FFFH
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
第六片地址范围
OAOOOH~
0BFFFH
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
第七片地址范围
OCOOOH~
0DFFFH
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
第八片地址范围
OEOOOH~
0FFFFH
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
其连线图如下:
（2）8K*8位存储芯片地址长度为13,32KB存储器需要4个8K*8位存储芯片故总共需要15根地址总线，地址译码为：
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
共需4片
8K*8位存储
-H-LJk
心片
红色为片选紫色用于决定地址范围
第一片地址范围
0000H~
1FFFH
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
第二片地址范围
2000H~
3FFFH
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
第三片
地址范围
4000H~
5FFFH
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
第四片地址范围
6000H~
7FFFH
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
其连线图如下:
（3）4K*8位存储芯片地址长度为12,16KB存储器需要4个4K*8位存储芯片故总共
需要14根地址总线，地址译码为:
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
共需4片
4K*8位存储
-H-LJL心片
红色为片选
紫色用于决
定地址范围
第一片地址范围
0000H~
0FFFH
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
第二片地址范围
1000H~
1FFFH
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
第三片地址范围
2000H~
2FFFH
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
第四片
3000H〜
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
地址范围
3FFFH
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
其连线图如下:
方案一:
注：
Q1、Q2、Q3、Q4要有有效输出，则须C口输入为0,此时须确保为0时C口输入为0,则A14、A15信号线之后须用一个或门。
万案一:
注：
QO、Q1、Q2、Q3分别对应A15、A14、A13分别取000、001、010、011时的值，可
通过A12进行选择，上图有错（不对应答案中的地址）；上图的地址应该是：
第一片0000
（A15、A14、A13、A12）,第二片0011（A15、A14、A13、A12）,第三片0100（A15、
A14、A13、A12）,第四片0111（A15、A14、A13、A12）;正确的连法应该是第一、二片均从Q0接，而不是分别接Q0、Q1;第三、四片均接Q1，而不是分别接Q2、Q3。
若上图中片选CS低电平有效，则应该采用或门（地址会产生变动）。
5.13试为某8位计算机系统设计一个具有8KBROM和40KBRAM的存储
器。
要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯片6264组成，从4000H地址开始。
查阅资料可知，2732容量为4KX8（字选线12根）,6264容量为8KX8（字选线13根）,因此本系统中所需芯片数目及各芯片地址范围应如下表所示：
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3丿
A2
A1
共需2片
2732构成系
统ROM红色为片选紫色由地址取值范围决定（0000H开始）
第一片
地址范围
0000H~
0FFFH
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
第二片地址范围
1000H~
1FFFH
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
升级会员 