计算机组成原理第3章习题参考答案.docx
《计算机组成原理第3章习题参考答案.docx》由会员分享，可在线阅读，更多相关《计算机组成原理第3章习题参考答案.docx（13页珍藏版）》请在冰豆网上搜索。
计算机组成原理第3章习题参考答案
第3章习题参考答案【2】
1.设有一个具有20位地址和32位字长的存储器,问
（1）该存储器能存储若干字节的信息？
（2）假如存储器由512K×8位SRAM芯片构成,须要若干片？
（3）须要若干位地址作芯片选择？
解：
（1）该存储器能存储：
（2）须要
（3）用512K´8位的芯片构成字长为32位的存储器,则须要每4片为一组进行字长的位数扩大,然后再由2组进行存储器容量的扩大.所以只需一位最高位地址进行芯片选择.
2.已知某64位机主存采用半导体存储器,其地址码为26位,若应用4M×8位的DRAM芯片构成该机所许可的最大主存空间,并选用内存条构造情势,问;
（1）若每个内存条为16M×64位,共需几个内存条?
（2）每个内存条内共有若干DRAM芯片?
（3）主存共需若干DRAM芯片?
CPU若何选择各内存条?
解：
（1）共需
内存条
（2）每个内存条内共有
个芯片
（3）主存共需若干
个RAM芯片,共有4个内存条,故CPU选择内存条用最高两位地址A24和A25经由过程2：
4译码器实现;其余的24根地址线用于内存条内部单元的选择.
3.用16K×8位的DRAM芯片构成64K×32位存储器,请求：
（1）画出该存储器的构成逻辑框图.
（2）设存储器读/写周期为0.5μS,CPU在1μS内至少要拜访一次.试问采用哪种刷新方法比较合理?
两次刷新的最大时光距离是若干?
对全体存储单元刷新一遍所需的现实刷新时光是若干?
解：
（1）用16K×8位的DRAM芯片构成64K×32位存储器,须要用
个芯片,个中每4片为一组构成16K×32位——进行字长位数扩大（一组内的4个芯片只稀有据旌旗灯号线不互连——分离接D0~D7.D8~D15.D16~D23和D24~D31,其余同名引脚互连）,须要低14位地址（A0~A13）作为模块内各个芯片的内部单元地址——分成行.列地址两次由A0~A6引脚输入;然后再由4组进行存储器容量扩大,用高两位地址A14.A15经由过程2：
4译码器实现4组中选择一组.画出逻辑框图如下.
（2）设刷新周期为2ms,并设16K´8位的DRAM构造是128´128´8存储阵列,则对所有单元全体刷新一遍须要128次（每次刷新一行,共128行）
若采用分散式刷新,则每2ms中的最后128´0.5ms=64ms为分散刷新时光,不能进行正常读写,即消失64ms的逝世时光
若采用疏散式刷新,则每1ms只能拜访一次主存,而标题请求CPU在1μS内至少要拜访一次,也就是说拜访主存的时光距离越短越好,故此办法也不是最合适的
比较合适采用异步式刷新：
采用异步刷新方法,则两次刷新操作的最大时光距离为
可取15.5ms;对全体存储单元刷新一遍所需的现实刷新时光为：
15.5ms´128=1.984ms;采用这种方法,每15.5ms中有0.5ms用于刷新,其余的时光用于访存（大部分时光中1ms可以拜访两次内存）.
4.有一个1024K×32位的存储器,由128K×8位的DRAM芯片构成.问：
（1）总共须要若干DRAM芯片?
（2）设计此存储体构成框图.
（3）采用异步刷新方法,如单元刷新距离不超过8ms,则刷新旌旗灯号周期是若干?
解：
（1）须要
片,每4片为一组,共需8组
（2）设计此存储体构成框图如下所示.
（3）设该128K´8位的DRAM芯片的存储阵列为512´256´8构造,则假如选择一个行地址进行刷新,刷新地址为A0~A8,那么该行上的2048个存储元同时进行刷新,请求单元刷新距离不超过8ms,即要在8ms内进行512次刷新操作.采用异步刷新方法时须要每隔
进行一次,可取刷新旌旗灯号周期为15.5ms.
5.请求用256K×l6位SRAM芯片设计1024K×32位的存储器.SRAM芯片有两个掌握端：
当CS有用时,该片选中.当W/R＝1时履行读操作,当W/R=0时履行写操作.
解：
共需8片,分为4组,每组2片
即所设计的存储器单元数为1M,字长为32,故地址长度为20位（A19~A0）,所用芯片存储单元数为256K,字长为16位,故占用的地址长度为18位（A17~A0）.由此可用字长位数扩大与字单元数扩大相联合的办法构成构成全部存储器
字长位数扩大：
同一组中2个芯片的数据线,一个与数据总线的D15~D0相连,一个与D31~D16相连;其余旌旗灯号线公用（地址线.片选旌旗灯号.读写旌旗灯号同名引脚互连）
字单元数扩大：
4组RAM芯片,应用一片2:
4译码器,各组除片选旌旗灯号外,其余旌旗灯号线公用.其存储器构造如图所示
6.用32K×8位的E2PROM芯片构成128K×16位的只读存储器,试问：
（1）数据存放器若干位?
（2）地址存放器若干位?
（3）共需若干个E2PROM芯片?
（4）画出此存储器构成框图.
解：
（1）体系16位数据,所以数据存放器16位
（2）体系地址128K＝217,所以地址存放器17位
（3）共需
分为4组,每组2片
（4）构成框图如下
7．某机械中,已知配有一个地址空间为0000H~3FFFH的ROM区域.如今再用一个RAM芯片（8K×8）形成40K×l6位的RAM区域,肇端地为6000H.假设RAM芯片有
和
旌旗灯号掌握端.CPU的地址总线为A15~A0,数据总线为D15~D0,掌握旌旗灯号为
（读/写）,
（访存）,请求：
（1）画出地址译码计划.
（2）将ROM与RAM同CPU衔接.
解：
（1）因为RAM芯片的容量是8K×8,要构成40K×16的RAM区域,共须要
分为5组,每组2片;8K=213,故低位地址为13位：
A12~A0
每组的2片位并联,进行字长的位扩大
有5组RAM芯片,故用于组间选择的译码器应用3:
8译码器,用高3位地址A15~A13作译码器的选择输入旌旗灯号
地址分派情形：
各芯片组
各组地址区间
A15
A14
A13
138的有用输出
ROM
0000H~3FFFH
0
0
0
0
0
1
0
1
0
RAM1
6000H~7FFFH
0
1
1
RAM2
8000H~9FFFH
1
0
0
RAM3
A000H~BFFFH
1
0
1
RAM4
C000H~DFFFH
1
1
0
RAM5
E000H~FFFFH
1
1
1
注：
RAM1~RAM5各由2片8K´8芯片构成,进行字长位扩大
各芯片组内部的单元地址是A12~A0由全0到全1
（2）ROM.RAM与CPU的衔接如图：
8.设存储器容量为64M,字长为64位,模块数m=8,分离用次序和交叉方法进行组织.存储周期T＝100ns,数据总线宽度为64位,总线传送周期,t=50ns.求：
次序存储器和交叉存储器的带宽各是若干?
解：
次序存储器和交叉存储器持续读出m=8个字的信息总量都是：
q=64位×8=512位
次序存储器和交叉存储器持续读出8个字所需的时光分离是：
t1=mT=8×100ns=8×10-7s
t2=T+（m-1）τ=100ns+7×50ns=450ns
=4.5×10-7s
次序存储器和交叉存储器的带宽分离是：
W1=q/t1=512/（8×10-7）=64×107[位/s]
W2=q/t2=512/（4.5×10-7）=113.8×107[位/s]
9.CPU履行一段程序时,cache完成存取的次数为2420次,主存完成存取的次数为80次,已知cache存储周期为40ns,主存存储周期为240ns,求cache／主存体系的效力和平均拜访时光.
解：
cache的射中率：
主存慢于Cache的倍率：
Cache/主存体系的效力：
平均拜访时光：
10.已知cache存储周期40ns,主存存储周期200ns,cache/主存体系平均拜访时光为50ns,求cache的射中率是若干?
解：
已知cache／主存体系平均拜访时光ta=50ns
因为
所以有
11.某盘算机采用四体交叉存储器,今履行一段小轮回程序,此程序放在存储器的持续地址单元中,假设每条指令的履行时光相等,并且不须要到存储器存取数据,请问鄙人面两种情形中（履行的指令数相等）,程序运行的时光是否相等.
（1）轮回程序由6条指令构成,反复履行80次.
（2）轮回程序由8条指令构成,反复履行60次.
解：
设取指周期为T,总线传送周期为τ,每条指令的履行时光相等,并设为t0,存储器采用四体交叉存储器,且程序存放在持续的存储单元中,故取指令操作采用流水线存取方法,两种情形程序运行的总的时光分离为：
（1）t=（T+5τ+6t0）*80=80T+400τ+480t0
（2）t=（T+7τ+8t0）*60=60T+420τ+480t0
所以不相等
12.一个由主存和Cache构成的二级存储体系,参数界说如下：
Ta为体系平均存取时光,T1为Cache的存取时光,T2为主存的存取时光,H为Cache射中率,请写出Ta与T1.T2.H参数之间的函数关系式.
解：
13.一个组相联cache由64个行构成,每组4行.主存储器包含4K个块,每块128个字.请表示内存地址的格局.
解：
主存4K个块,每块128个字,共有4K´128=219个字,故主存的地址共19位;
共4K个块,故块地址为12位;每块128个字,故块内的字地址为7位
Cache有64行,每组4行,共16组,故组号4位,组内页号2位
组相联方法是组间直接映射,组内全相联映射方法;
所以主存的块地址被分为两部分：
低4位为在cache中的组号,高8位为标记字段,即19位内存地址的格局如下：
tag
组号
字地址
8位
4位
7位
14.有一个处理机,内存容量1MB,字长1B,块大小16B,cache容量64KB,若cache采用直接映射式,请给出2个不同标记的内存地址,它们映射到同一个cache行.
解：
Cache共有
行号为12位
采用直接映射方法,所以cache的行号i与主存的块号j之间的关系为：
m为cache的总行数
20位的内存地址格局如下：
tag
行号
字地址
4位
12位
4位
两个映射到同一个cache行的内存地址知足的前提是：
12位的行号雷同,而4位的标记不同即可,例如下面的两个内存地址就知足请求：
00000000000000000000=00000H与
00010000000000000000=10000H
15.假设主存容量16M´32位,cache容量64K´32位,主存与cache之间以每块4´32位大小传送数据,请肯定直接映射方法的有关参数,并画出主存地址格局.
解：
由已知前提可知Cache共有
行号为14位
主存共有
块地址为22位,由行号和标记构成
cache的行号i与主存的块号j之间的关系为：
m为cache的总行数
设32位为一个字,且按字进行编址,则
24位的内存地址格局如下：
tag
行号
字地址
8位
14位
2位
补充：
从下列有关存储器的描写中,选择出准确的答案：
A．多体交叉存储重要解决扩充容量问题.
B．拜访存储器的请求是由CPU发出的.
C．cache与主存同一编址,即主存空间的某一部分属于cache.
D．cache的功效全由硬件实现.
答：
D
升级会员 