光纤通讯实验讲义Word文件下载.docx

光纤通讯实验讲义Word文件下载.docx

《光纤通讯实验讲义Word文件下载.docx》由会员分享，可在线阅读，更多相关《光纤通讯实验讲义Word文件下载.docx（111页珍藏版）》请在冰豆网上搜索。

实验二十二3+2+1路数据+1路图像（语音）单/双光纤传输实验........-72-

实验二十三异地3+2+1数据全双工单/双光纤传输实验................-74-

实验一固定速率时分复用实验

一、实验目的

1、掌握集中插入帧同步码时分复用信号的帧结构特点。

2、掌握固定速率时分复用的同步复接原理。

二、实验仪器

示波器，RC-GT-II型光纤通信实验系统。

三、预习内容

阅读实验指导，学习简单时分复用的同步复接原理。

四、基本原理

（一）数字复接的基本组成：

　　在实际应用中，通常总是把数字复接器和数字分接器装在一起做成一个设备，称为复接分接器（缩写为Muldex）。

在这里我们首先讨论数字复接器。

　　数字复接器的基本组成如图1-1所示。

图1-1数字复接器的基本组成

　　数字复接器的作用是把两个或两个以上的支路数字信号按时分复接方式合并成为单一的合路数字信号。

数字复接器由定时、调整和复接单元所组成。

定时单元的作用是为设备提供统一的基准时间信号，备有内部时钟，也可以由外部时钟推动。

调整单元的作用是对各输入支路数字信号进行必要的频率或相位调整，形成与本机定时信号完全同步的数字信号。

复接单元的作用是对已同步的支路信号进行时间复接以形成合路数字信号。

　　复接方式：

　　将低次群复接成高次群的方法有三种；

逐比特复接；

按码字复接：

按帧复接。

在本实验中，由于速率固定，信息流量不大，所以我们所应用的方式为按码字复接，下面我们把这种复接方式作简单介绍，对于其他两种方式将在以后的实验中进行介绍。

　　按码字复接：

对本实验来说，速率固定，信息结构固定，每8位码代表一“码字”。

这种复接方式是按顺序每次复接1个信号的8位码，输入信息的码字轮流被复接。

复接过程是这样的：

首先取第一路信息的第一组“码字”，接着取第二路信息的第一组“码字”，再取第三信息的第一组“码字”，轮流将3个支路的第一组“码字”取值一次后再进行第二组“码字”取值，方法仍然是：

首先取第一路信息的第二组码，接着取第二路信息的第二组码，再取第三路信息的第二组码，轮流将3个支路的第二组码取值一次后再进行第三组码取值，依此类推，一直循环下去，这样得到复接后的二次群序列（d）。

这种方式由于是按码字复接，循环周期较长，所需缓冲存储器的容量较大，目前应用的很少。

图1-2按码字复接示意图

（a）第一路信息；

（b）第二路信息；

（c）第三路信息；

（d）复接后

（二）所用实验模块的结构原理：

本实验使用固定速率信号源及固定速率时分复用复接端接口两个模块。

本实验所用到的模块组合是固定速率时分复用的复用端，其原理方框图如图1-3所示。

这些模块产生三路信号时分复用后的FY_OUT信号，信号码速率约为128KB，帧结构如图1-4所示。

帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。

此FY_OUT信号为集中插入帧同步码时分复用信号。

同时通过发光二极管来指示码型状态：

发光二极管亮状态表示1码，熄状态表示0码。

本实验中用到的电路，除并行码产生器和8选一电路是由分立器件组成的外，其他电路全都在两片大规模集成电路XC95XL144TQ100-5（以下简称CPLD）内部。

图1-3复用器原理方框图

本实验用到以下测试点及输入输出点：

画全一个周期

.D1，D2，D38位串行信号输出/测试点

.D_IN1，D_IN2，D_IN38位串行信号输入/测试点

.BS位同步信号输出点/测试点

.FS帧同步信号输出点/测试点

.FY-OUT复用信号输出点/测试点

下面对时钟信号源、分频器、八选一、调整器及复接器等单元作进一步说明。

（1）时钟信号源

时钟是由晶振X1（20.48MHz）提供，它也是整个系统的时钟信号源。

20.48MHz时钟经CPLD分频得到本实验所需的时钟信号CLK1，FCLK1=4.096KHz。

（2）分频器

分频器一首先进行16分频，输出信号频率为256kHz。

然后采用另一分频器二完成÷

2、÷

4、÷

8、÷

16运算，输出BS、S1、S2、S3等4个信号。

BS为位同步信号，频率为128kHz。

S1、S2、S3为3个选通信号，作为八选一的选通信号，频率分别为BS信号频率的1/2、1/4和1/8。

分频器三是一个二一十进制加计数器，对BS信号进行24分频，分别输出选通信号S4、S5，这两个信号的频率相等、等于BS信号频率的1/24。

其中S5作为帧同步时钟FS。

分频器输出的S1、S2、S3、S4、S5等5个信号的波形如图1-4（a）和1-4（b）所示。

图1-4分频器输出信号波形

（3）八选一

采用8路数据选择器74LS151，它内含了8路传输数据开关、地址译码器和三态驱动器，其真值表如表1-1所示。

U100、U101和U102的地址信号输入端A、B、C并连在一起并分别接S1、S2、S3信号，它们的8个数据信号输入端x0~x7分别与K100、K101、K102输出的8个并行信号连接。

由表1-1可以分析出U100、U101、U102输出信号都是码速率为128KB、以8位为周期的串行信号。

（4）调整器

调整器的作用是将输入的3路串行信号进行速率及时隙调整，以达到复接的时序要求。

（5）复接器

如图1-2中所示，三路串行信号a,b,c经复接口后的复接输出信号FY_OUT见波形d。

复接器主要有两种复接电路：

一种为同步复接电路，一种为异步复接电路，在固定速率时分复用时，由于被复接的三个支路是同步的信号，所以本实验采用的是同步复接电路，而异步复接电路将在变速率时分复用实验中进行细述。

同步复接电路：

在本实验中，送入复接器的三路信号为同频同相的信号，且帧长一样，我们所使用的复接方式为按码字复接，即一次复接8位码，示意图如图1-5所示。

其中：

F1、F2、F3分别为复接时钟，D1、D2、D3为调整后的三路数据，FY_OUT为复接后的信号。

FS信号可用作示波器的外同步信号，以便观察FY_OUT的帧结构。

FS信号、FY_OUT信号之间的相位关系如图1-5所示，图中FY_OUT的无定义位为0，帧同步码为1110010，数据1为11110000，数据2为00001111。

FS信号的低电平、高电平分别为4位和8位数字信号时间，其上升沿比NRZ-OUT码第一位起始时间超前一个码元。

图1-5复接波形示意图

图1-5FS、FY-OUT波形

五、实验内容

（以下实验步骤以1310nm光端机部分讲解，即实验箱左边的模块。

1550nm光端机部分与其相同）

1、关闭系统电源，取三根短实验导线将（固定速率数字信号源模块）的输出端D1、D2、D3、分别对应接到（固定速率时分复用复接端）接口D_IN1、D_IN2、D_IN3。

2、打开电源，将示波器的A通道探头接FS，B通道探头接BS，分别记录示波器双通道的波形，分析它们的对应关系。

3、将示波器的A通道探头分别接FS、BS，B通道探头分别接D_IN1、D_IN2、D_IN3，分别记录示波器双通道的波形，分析它们的对应关系。

4、将示波器的A通道探头接FY-OUT，B通道探头分别接FS、BS，分别记录示波器双通道的波形，分析它们的对应关系。

5、将示波器的A通道探头接FY-OUT，B通道探头分别接D_IN1、D_IN2、D_IN3，分别记录示波器双通道的波形，分析它们的对应关系。

六、实验报告要求

比较观察波形是否和理论相一致。

1、记录示波器观察D1、D2、D3的波形。

2、记录示波器观察FY_OUT的波形

3、记录示波器观察FS的波形

4、对比复用和单个波形的关系。

实验二固定速率时分复用解复用实验

1、熟悉集中插入帧同步码时分复用信号的帧结构特点。

2、掌握固定速率时分复用的数字分接原理。

3、掌握帧同步码的识别原理。

阅读实验指导，学习简单时分复用的数字分接原理。

（一）数字分接的基本组成：

在实际应用中，通常总是把数字复接器和数字分接器装在一起做成一个设备，称为复接分接器（缩写为Muldex）。

在这里我们继续讨论数字分接器。

数字分接器的基本组成如图2-1所示。

数字分接器的作用是把一个合路数字信号分解为原来支路的数字信号。

数字分接器由同步、定时、分接和恢复单元所组成。

定时单元的作用是为分接和恢复单元提供基准时间信号，它只能由接收的时钟来推动。

同步单元的作用是为定时单元提供控制信号，使分接器的基准时间与复接器的基准时间信号保持正确的相位关系，即保持同步。

分接单元与复接单元相对应，分接单元的作用是把输入的合路数字信号（高次群）实施时间分离。

分接器的恢复单元与复接器的调整单元相对应，恢复单元的作用是把分离后的信号恢复成为原来的支路数字信号。

图2-1数字分接器的基本组成

本实验使用固定速率信号源、固定速率时分复用复接端接口及固定速率时分复用分接端接口三个模块。

本实验所用到的模块组合是固定速率时分复用的复用端和分接端，复接端的原理及产生复接信号FY_OUT的过程请参照实验一，这里只对分接端的原理进行说明。

分接端原理方框图如图2-2所示。

它输入单极性非归零信号（帧结构如图2-3所示），由位同步信号提取电路和帧同步信号产生器产生位同步时钟信号（BS）和帧同步信号（FS），通过BS、FS这把两路数据信号从时分复用信号中分离出来，两个8位的并行数据信号，两个并行信号驱动16个发光二极管，左边8个发光二极管显示第一路数据，右边8个发光二极管显示第二路数据，二极管亮状态表示“1”，熄灭状态表示“0”。

两个串行数据信号码速率为数字源输出信号码速率的1/3。

本实验用到的电路中，除了显示电路是由分立器件组成的外，其他电路全都在两片大规模集成电路XC95XL144TQ100-5（以下简称CPLD）内部。

图2-2分接端原理方框图

图2-3FY_OUT信号帧结构

.FY-IN复用信号输入点/测试点

各组成模块功能说明：

a）位同步提取器（全数字锁相环）：

位同步提取器的作用是：

从输入的FY_IN信号中提取位同步信息，通过数字锁相环产生本地的位同步时钟信号BS，该位同步信号（BS）为整个解复用电路的主要时钟信号。

数字锁相的原理方框图如图2-3所示，它由稳定度振荡器、分频器、相位比

较器和控制器组成。

其中，控制器包括图中的扣除门、附加门和“或门”。

高稳

定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频

器，输出位同步脉冲序列。

若接收码元的速率为F（波特），则要求位同步脉冲

的重复速率也为F（赫）。

这里晶振的振荡频率设计在nF（赫），由晶振输出经整

形得到重复频率为nF（赫）的窄脉冲（图2-4中的b（b’））。

如果接收端晶振输

出经n次分频后，不能准确地和收到的码元信号同频同相，这时就要根据相位比

器输出的误差信号，通过控制器对分频器进行调整。

从经微分、调整后的码元信

息中就可以获得接收码元所有过零点的信息，其工作波形如图2-4所示。

得到接

收码元的相位后，再将它加于相位比较器去比较。

图2-3位同步器方框图

图2-4波形图

首先，先不管图中的迟延3，设接收信号为不归零脉冲（波形a），我们将每个码元的宽度分两个区，前半码元称为“滞后区”，即若位同步脉冲波形b落入此区，表示位同步脉冲的相位滞后于接收码元的相位；

同样，后半码元称为“超前区”。

接收码元经微分调整，并经迟延4电路后，输出如波形e所示的脉冲。

当位同步脉冲波形b（它是由n次分频器d端的输出，取其上升沿而形成的脉冲）位于超前区时，波形e和分频器d端的输出波形d使与门A有输出，该输出再经过迟延1就产生一超前脉冲（波形f）。

若位同步脉冲波形b’（图中的虚线表示）落于滞后区，分频器c端的输出波形（c端波形和d端波形为反相关系）如波形c’所示，则与门B有输出，再经过迟延2产生一滞后脉冲（波形g）。

这样，无论位同步脉冲超前或滞后，都会分别送出超前或滞后脉冲对加于分频器的脉冲进行扣除或附加，因而达到相位调整的目的。

现在讨论图中的迟延3的作用。

同波形图看到，位同步脉冲帅分频器d端输

出波形（波形d）的正沿而形成的，所以相位调整的最后结果应该合波形d的正沿对齐窄脉冲e（即d的正沿位于窄脉冲之内）。

若d端产输出波形最后调整到如波形图d'

所示的位置，则A、B两个与门都有输出；

先是通过与门B输出一个滞后脉冲，后是通过与门A输出一超前脉冲。

这样调整的结果使位同步信号的相位稳定在这一位置，这是我们所需要的。

然而，如果d端的输出波形调整到波形图d’’的位置，这时，A、B两个与门出都有输出，只是这时是先通过A门输出一超前脉冲，而后通过B门输出一滞后脉冲。

如果不采取措施，位同步信号的相位也可以稳定在这一位置，则输出的位同步脉冲（波形b）就会与接收码元的相位相差180°

。

克服这种不正确锁定的办法，是利用在这种情况下A门先有输出的这一特点。

当A门先有输出时，这个输出一方面产和超前脉冲对锁相环进行调整；

另一

方面，这个输出经迟延3产生一脉冲将与门B封闭，不会再产生滞后脉冲。

这样

通过A六不断输出超前脉冲，就可以高速分频器的输出的相位，直到波形d的正

沿对齐窄脉冲（波形e）为止。

b）帧同步码识别器，帧同步信号产生器（合称帧同步电路）：

c）

图2-5帧同步电路组成框图

由图2-5可知，整个帧同步电路主要由分频器、帧同步码识别器、脉冲生成器和同步保护器四大部分组成。

各组成电路的作用分别如下：

分频器：

主要是将位同步信号进行24分频得到与信源的帧同步信号同频的准帧同步信号，然后送入脉冲生成器进行相位调整。

帧同步码识别器：

从串行信号（FY_IN）识别出同步码（在我们系统中的同步码为：

X1110010），当识别器识别到一组帧同步码时，它就输出一个脉冲，送入同步保护器；

若输入的信号中没有同步码，则其始终输出低电平。

同步保护器：

当没有帧识别脉冲输入时，始终输出一低电平，使脉冲生成器停止工作，这样就没有FS信号输出；

当有连续的识别脉冲输入时，保护器输出满足时序要求的控制脉冲给脉冲生成器。

脉冲生成器：

当分频器和同步保护器都输出满足要求的时钟信号时，脉冲生成器才输出正确的帧同步脉冲；

当分频器和同步保护器输出的信号不满足时序要求时，则将输出错误的FS信号。

d）延迟器1、2、3，整形器：

通过整形器，则可以将送来的FS信号进行脉冲调整，使其脉冲宽度刚好为8个码元宽度。

延迟器主要是由移位寄存器组成，主要是对整形器送来的帧同步信号进行相位调整，以满足时序的需要。

波形图如图2-6所示。

e）串/并变换：

在FD及FD_7的作用下，串并转换器对输入的数据信号进行选通转换：

当FD为“1”时，转换器1工作，将第一路数据复原为并行数据并输出到发光二极管进行显示；

当FD_7为“1”时，转换器2工作，将第二路数据复原为并行数

据并输出到发光二极管进行显示。

图2-6变换后的信号波形

2、用一根短实验导线将（固定速率时分复用复接端）接口FY_OUT接到（固定速率时分复用分接端）接口FY_IN。

3、将（固定速率数字信号源模块）的D3端口所对应的八位拨码开关拨成帧同步码（7位巴克码1110010）。

4、打开电源，观察实验结果。

六、实验报告要求

简述实验原理并记录如下实验结果

1、观察固定速率时分复用分接模块的LED灯显示的结果是否与固定速率数字信号源模块的LED灯结果一致。

2、用示波器观察各部分实验结果。

实验三光纤通信线路码实验

1、了解光纤通信编译码方式

2、了解各种编译码方式的性能

3、了解光纤线路码的选码原则

4、掌握CMI编码/译码原理

1、学习光纤通信编译码方式

2、了解各种码型的性能

3、掌握光纤线路码的选码原则

4、观察CMI编译码的波形

5、学习CMI编译码模块的使用

（一）、常见光纤线路码

1、mBnB码

mBnB码又叫分组码（BlockCode）。

其特点是将输入的原始简单二进制码流按m比特分组，形成m比特的码字，然后将每一码字在同样长的时隙内变成n比特的码字输出（取n>

1m）。

常见的有1B2B码、3B4B码、4B6B码、5B6B码、5B7B码和6B8B码等等。

由于n>

m，2n个nB码字中仅有2m个与mB码字对应，其余不用的nB码字称为禁字。

通常把nB码字中“1”、“0”个数悬殊的码字作为禁字，而且把录用的“1”、“0”个数不均字分成两种模式，并使“1”多的正模式与“0”多的负模式交替出现，这样就消除了线路码的直流电平浮动。

mB码字到nB码字的变换及逆变换是按预定的码表进行的，不同的码表产生不同的线路码性能。

mBnB码中，5B6B码被认为是在编码复杂性和比特冗余度之间最合理的折衷。

它的线路码速只比原始码速增加20％，而变换、反变换电路也不太复杂。

2、BlP码

mBIP码是一类脉冲插人码。

在原始mB码字后插人1比特P码，作为前面m比特码元的奇偶校验比特。

奇偶校验控制可以是奇数性的，也可以是偶数性的。

在偶数控制时，若mB中传号个数为偶数，取P码为“0”；

若mB中传号个数为奇数，则取P码为“1”。

奇数性控制可以解决长连“0”问题，使连“0”数≤2m，当阴为奇数时又能使连“1”数≤2m。

偶数性控制不能解决连“0”问题，但便于不中断业务的误码监测。

在某些外国产品资料中，线路码的名称不够规范，易造成mBlP码与mBnB的混淆，例如，7B8B码、17B18B码实际上是7B1P码和17B1P码（如图3-1所示）。

图3-117B18B（17BIP）码的例子

3、mB1Ci码

mB1Ci码是另一类脉冲插入码，在原始的mB码字后，插入1比特C码，它是前面m比特码元中第i位的补码（i值从C码往前数）。

图3-2是5B1C码（即5B1C码）的例子。

补码的插入可以控制连“1”数和连“0”数。

改变i值可以调节线路码的功率谱形状。

误码监测可以靠检查C是否与前面对应码元互补来实现。

放弃部分C码，而以交替插入的各种附加信息比特代替，在我国又叫mBlH码，这种线路码具有帧结构。

图3-25B1C码结构示例

4、CMI码和DMI码

CMl码和DMI码是两种二电子传号交替反转码，它们的变换规则如表3-1所示。

图3-3是CMl码变换的实例。

变换后码率提高了一倍。

图3-3CMI码变换实例

表3-1CMI与DMI码变换规则

CMI的连“0”连“广数为3，DMI的连“0”连“尸数为2，故这两种线路码含有丰富的定时信息，便于定时提取。

这两种码都容许进行不中断业务的误码监测。

CMI码在ITU—TG．703建议中被规定为139．264Mbit／s和155．520Mb~t／s的物理／电气接口的码型。

因此有不少139．264Mbit／s数字光纤传输系统就用CMI码作为光线路