数字钟的设计实验报告文档格式.docx
《数字钟的设计实验报告文档格式.docx》由会员分享,可在线阅读,更多相关《数字钟的设计实验报告文档格式.docx(9页珍藏版)》请在冰豆网上搜索。
![数字钟的设计实验报告文档格式.docx](https://file1.bdocx.com/fileroot1/2023-2/4/70982c74-ace8-4b25-86a6-9483eb7eaa90/70982c74-ace8-4b25-86a6-9483eb7eaa901.gif)
2.显示时、分、秒。
3.为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
三、具体要求
1.画出电路原理图。
2.设计各个功能模块的电路图。
3.选择合适的元器件,设计、选择合适的输入信号和输出方式,在确保电路正确的同时,输出信号和输入方式要便于电路的测试和故障排除,在线路板上接线验证、调试各个功能模块的电路。
4.对整个电路的元器件和布线进行合理布局,进行整个数字时钟电路的接线测试。
四、设计原理及其框图
1.数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
下图为数字钟的一般构成框图:
(1)晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
(2)分频器电路
分频器电路将32768Hz的高频方波信号经32768(2的15次方)次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
(3)时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。
(4)译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。
(5)数码管
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管。
2.数字钟的各个单元电路工作原理
晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。
图所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。
该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。
有关手册中,可查得C1、C2均为30pF。
当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
非门电路可选74HC00。
图为CD4046内部框图
通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。
例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(2的15次方),即实现该分频功能的计数器相当于15级2进制计数器。
常用的2进制计数器有74HC393等。
本实验中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。
CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ,其内部框图如图3-3所示,从图中可以看出,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。
(3)时间计数单元
图为74HC390(1/2)内部逻辑框图
时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为12进制计数器计数器,其输出为两位8421BCD码形式;
分计数和秒计数单元为60进制计数器,其输出也为8421BCD码。
一般采用10进制计数器74HC390来实现时间计数单元的计数功能。
为减少器件使用数量,可选74HC390,其内部逻辑框图如上图所示。
该器件为双2—5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效)。
秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可。
CPA与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器,需要进制转换。
将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示,其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
图为10进制——6进制计数器转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为24进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。
利用1片74HC390实现24进制计数功能的电路如下图所示。
图为24进制计数器电路
另外,上图所示电路中,尚余-2进制计数单元,正好可作为分频器2HZ输出信号转化为1HZ信号之用。
(4)译码驱动及显示单元
计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用CD4511作为显示译码电路,选用LED数码管作为显示单元电路。
(5)LED数码显示器
数码显示器采用八段发光二极管显示器,它可直接显示出译码器输出的十进制数。
七段发光显示器有共阴接法和共阳接法两种:
共阴接法就是把发光二极管的阴极都接在一个公共点(接地),其引脚排列和内部原理如图2-5(a)所示,配套的译码器为CD4511,74LS48等;
共阳公共点接法相反,它是把发光二极管的阳极接在一起(接Vcc),配套的译码器为74LS46,74LS47等,其引脚排列和内部原理如上图(b)所示。
五、总的原理图
六、元器件
5V电源。
面包板1块。
示波器。
万用表。
镊子1把。
剪刀1把。
网络线2米/人。
共阴八段数码管6个。
CD4511集成块6块。
CD4060集成块1块。
74HC390集成块3块。
。
1MΩ电阻1个。
510Ω电阻42个。
30p电容2个。
32.768k时钟晶体1个。