基于Multisim8的数字频率计的方案设计书与开发Word文档格式.docx
《基于Multisim8的数字频率计的方案设计书与开发Word文档格式.docx》由会员分享，可在线阅读，更多相关《基于Multisim8的数字频率计的方案设计书与开发Word文档格式.docx（18页珍藏版）》请在冰豆网上搜索。
任务要求分析：
频率计的测量范围要求为10Hz~100KHz，且精度为10Hz，所以有用4片10进制的计数器构成1000进制对输入的被测脉冲进行计数；
要求输入信号的幅值为20mV~5V，所以要经过衰减与放大电路进行检查被测脉冲的幅值；
由于被测的波形是各种不同的波，而后面的闸门或计数电路要求被测的信号必须是矩形波，所以还需要波形整形电路；
频率计的输出显示要经过锁存器进行稳定再通过5位LED数码管进行显示.
1.1.1题目要求
1数字显示功能：
用十进制数码管显示测量信号的频率。
2测量范围为10HZ～100kHZ。
3检测精度不低于1%。
1.1.2方案论证
本次设计的数字频率计由四部分组成：
振荡电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。
由石英晶体多谐振荡电路,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端C产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零.（简单地说就是:
在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.）若T=1s,计数器显示fx=N（T时间内的通过闸门信号脉冲个数）若T=10s,通过闸门脉冲个数位N时,fx=10N,（闸门时间为0.1s时通过闸门的脉冲个数）.也就是说,被测信号的频率计算公式是fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从计数显示器上读出.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.
因此,可得出数字频率计的原理框图如下:
图1数字频率计的原理框图
二电子线路设计与实现
2.1晶体振荡电路设计
石英晶体多谐振荡器（晶荡电路）的作用是产生稳定的工作时钟信号，经过分频，控制电路，以产生测频所需要的各种控制信号。
为保证检测频率的准确性，工作时钟的稳定，
准确至关重要，所以在实际系统中，均采用晶体振荡电路。
晶振电路可以在任意多谐振荡电路中接入石英晶体来构成，其振荡频率即取决于石英晶体的固有谐振频率，而且非常稳定。
石英晶体多谐振荡电路如下所示，为了分频方便获得1Hz和0.5Hz的门控信号和控制信号，这里选用32.768kHz的晶体振荡器，选用4060芯片进行分频即可得到2Hz的基准信号。
再用JK触发器进行四分频即可获得0.5Hz的频率信号。
虽然晶振电路不需要信号源，但由于仿真软件是；
理想的电磁环境，器件本身接受不到干扰，因此不能起振，所以在仿真时必须在电路旁边放置一个信号源方能起振。
2-1石英晶体多谐振荡电路
分频电路可以由计数器构成，选用4060芯片进行
分频即可得到2Hz的基准信号，再经四分频即可得到0.5Hz的频率信号。
或者选用4片4位二进制计数器74161串接成16位二进制计数器，直接得到0.5Hz的频率信号。
这里用74161构成分频电路。
2-2分频电路
分频电路的封装模块输入端CLK接晶振电路输出，EN为运行控制输入，高电平有效；
3个输出端分别为基准信号2Hz、1Hz、0.5Hz输出。
2-3分频电路封装模块
需要说明的是，该仿真软件对于石英晶体建立的模型也不完善，所以该晶振电路在振荡时从虚拟示波器上看到的多谐振荡波形频率并不仅仅由石英晶体决定，而且似乎也不是十分稳定。
这是由于软件模型不完善造成的，而实际的石英晶体多谐振荡器频率非常稳定，而且振荡频率仅有石英晶体决定。
为了仿真方便，在分频电路中采用频率为32.768kHz的信号源提供晶振输出信号进行分频。
2．2脉冲整形电路设计
待测信号可以是正弦波、方波、三角波、脉冲波等，且幅值不一。
脉冲整形电路的作用是将待测信号整形为统一幅值的脉冲波形，以便于计数器计数。
放大整形电路如图所示：
2-4信号脉冲整形电路原理图
当信号幅度很小时，可调整电位器R1来调整放大倍数，经比较器输出，得到和输入信号同频率的+5V脉冲波，作为后级计数器的计数脉冲波。
当待测信号为幅值是10mV的正弦信号时，整形后的输出波形如图所示。
2-5整形前后的信号波形
封装模块如图所示：
2-6信号脉冲整形电路封装模块
2.3控制电路设计
控制电路是数字频率计正常工作的中枢部分。
控制电路包括计数器清零信号1、锁存信号发生电路、检测控制门电路和高低频切换电路等其关键任务是在检测门控信号到来前及时产生计数器清零信号，在门控信号结束时立即产生锁存信号。
在较高频率时（如高于1kHz）可以选用1s的技术脉宽门控信号（0.5Hz），而在低频时（如低于1kHz），可选用10s的计数脉宽门控信号。
为了在低频时10s计数时间内显示器能不闪烁的显示数据，须设置数据锁存器。
因此锁存器的锁存信号应在下一次显示数据到来之前一直有效。
3.11s的计数门控电路设计
在晶体振荡电路中，分频后分别得到高频段基准信号0.5Hz1Hz2Hz（用74LS161D计数器分频时，为下降沿触发翻转），如图2-7所示为基准信号0.5Hz1Hz2Hz和清零锁存信号的时序关系，清零和锁存信号可通过这3个基准信号的逻辑组合得到。
2-7控制信号电路
2-8控制电路信号封装模块
其中，3个基准频率信号输入端2Hz1Hz0.5Hz分别接分频电路X1相应频率输出端；
3个输出控制信号Es1Rj1Ej1分别为高频段测频时锁存器锁存信号计数器清零信号和计数器锁存信号，输出低电平有效。
3.210s的技术门控信号下清零信号和锁存信号的产生
在信号频率低于1kHz时，为保证测量精度，选用10s的计数门控信号。
10s的计数脉宽门控信号可由1Hz方波信号经十一进制计数器技术产生，十一进制计数器可由十六进制计数器74161改造而成，如图10-57所示。
其中，在十六进制的16个状态中通过特征译码识别状态1001产生同步置数信号~LOAD，将计数器置为1111.同时以进位信号RCO的反变量作为10s脉宽计数门控信号输出。
1kHz信号计数器QD进位RCO信号（10s脉宽计数门控信号）及同步置数信号~LOAD时序图如图所示。
2-910s脉宽门控信号产生电路
根据如图10-58所示的时序图可设计10s脉宽计数门控信号的计数器清零。
2-1010s脉宽门控及控制信号时序图
因此，10s脉宽计数门控信号及控制信号电路如图2-9所示，10s脉宽门控及控制信号时序图如图2-10所示。
封装模块如图2-11所示：
2-1110s脉宽门控及控制信号电路封装模块
其中，端子EN为运行控制输入，高电平有效；
1Hz为基准信号输入，接分频电路X1的1Hz为基准信号输出；
4个输出端为：
10s为低频段测频的10秒门控信号输出，高电平有效；
Ej2Rj2Es2分别为低频段测频时的计数器锁存信号计数器清零信号和锁存器锁存信号，输出均为低电平有效。
2.4计数锁存电路设计
计数器的计数位数取决于频率计的频率检测范围。
该频率计设计要求检测范围为10Hz~100kHz，实际上显示的频率范围为1Hz~100KHz，只是在10Hz~100kHz范围内检测精度可达1%，当信号频率小于10Hz时，检测精度达不到1%，所以计数器的计数范围为1~100000，因此计数器采用5个十进制计数器（74LS160）串联构成100000以内的计数器。
数据锁存器采用3个8为锁存器74LS377.显示译码器可采用Multisim仿真软件提供的译码显示一体化器件BCD-HEX。
计数锁存电路如图所示
2-12计数锁存电路
其封装模块如图2-13所示：
2-13计数锁存电路封装模块
如图2-13所示，CPin为整形并通过门控信号输出的计数脉冲输入信号；
另外3个输入端Rj
EjEs分别为计数器清零信号计数器锁存信号和锁存器锁存信号，均为低电平有效；
其余为5位十进制频率值的BCD码数据输出信号。
2.5测试频率选择控制电路设计
为了保证在测量范围内的测量精度，在10Hz~100KHz的测量范围内分为10Hz~1kHz的低频段和1k~100kH高频段两个档位选择，分别用10s测量门控信号和1s测量门控信号，通过一个选择开关实现选择。
实际上是通过一个二选一选择器电路实现的。
本设计用通用TTL与门和或门电路来实现，如图2-14所示。
开关S切换到上触点（高电平），电路选择I01输出，当开关S切换到下触点（低电平），电路选择I02输出，Y03为输出端。
电路如图所示:
2-14选择开关电路原理图
外形封装模块如图所示：
2-15选择开关的封装模块
在整个系统设计中，测量频率分为高低频两段，每段频率的测量需要4个控制信号：
门控信号1s和10s；
计数清零信号Rj1Rj2；
技术锁存信号Ej1Ej2；
锁存器锁存信号Es1Es2。
因此需要4个二选一选择开关。
用如图2-14所示电路（4个同样的电路）组合后可构成4路二选一选择开关，
2.6总装电路设计与仿真
总体电路设计是将脉冲整形电路控制电路计数锁存电路频率选择控制电路等电路以封装模块的形式连接在一起，外接数码管组成数字频率计总体电路。
数字频率总体电路如图10-66所示。
由于仿真软件中晶振电路的输出频率不稳定，为了仿真方便，因此图中没有将晶振电路集成进来，而是用一个固定频率的方波信号源代替晶振电路提供晶振电路提供的基准脉冲源；
输入待测频率信号由V4信号源提供，选择高低频率段测量脉宽由开关S来选择。
当开关S切换到上触点（高频）时，选择１ｓ脉宽信号作为测量门控信号，当开关Ｓ切换到下触点（低频）时，选择１０ｓ脉宽信号作为测量门控信号，以保证在整个频率测量范围内（１０Ｈｚ～１００ＫＨｚ）测量精度不低于１％；
为使控制电路正常工作，设计时增加一个功能控制开关Ｓ１，当Ｓ１闭合（ＥＮ接高电平）时，系统可以正常工作，当Ｓ１断开（ＥＮ接低电平）时，系统不能正常工作。
2-16数字频率计总体电路
三总结与体会
这段时间的课程设计经历了磕磕绊绊，总的来说还是完成了实验的要求。
最后将实验的要求基本上全面实现了，当然有的地方与实验的要求还是有一定的差别的，主要是由于自己对知识掌握的不是太过全面，对软件不够熟悉，用的较少，但还是令人比较满意的。
通过这次的课程设计，遇到的困难让我从中收获了很多，对一些有关实验的软件有了一个更加深入的了解，操作也比较熟练了很多。
对于知识的掌握也有了一个大的提升，能够将所学的知识与实际更好的结合起来，加强了自己独立思考设计的能力，同时也了解到团队合作的重要性。
有时候有些事不是一个人就能解决的，实验过程中对一些元器件的查找单靠一个人的话，力量是有限的，只有大家通力合作才能更好的解决问题。
这个题目的设计花了自己不少心血，有时甚至一整天在弄，但是当自己成功地设计出电路时所获得的那一份成就感是无法表达的，所以整个电路的设计过程充满着苦恼与乐趣。
顾海峰
2012/11/10
参考文献（撰写格式如下）
【1】电子技术基础（数字部分）康华光高等教育出版社
【2】电子报周友谊电子科技大学出版社
【3】数字电子技术基础实验马慈伟云南民族大学物理与电子电气信息工程学院
【4】数字电子技术基础实验郭三明雷乃清于亚萍河南理工大学电工电子实验中心
【5】数字电子技术基础[M].阎石北京：
高等教育出版社，1998.348-352.
附录1
附录2
元件清单（元件标号是指在仿真图中的元件的标号）
元件标号
元件名称
元件型号
元件值
U0
单片机
89C52
C0
电解电容
100uf
U1
数据锁存器
74LS373
C1
U2
数据存储器
6264
C2
电容
0.1uf
U3
程序存储器
27128
C3
U4
数模转换器
ADC0809
C4
U5
模数转换器
DAC0832
C5
U6
或非门
74LS33
C6
U8
非门
74LS04
C7
J1
插座
CON4
C8
30pf
J2
CON10
C9
J3
CON3
C10
10uf
S1
按键开关
Y1
晶振
12M
S2
R1
电阻
10K
A1
稳压管
TL431
R2
1M
A2
R3
1K
D1
二极管
R5
178
A0A
功放管
LM358
升级会员 