AlteraFPGA和XilinxFPGA引脚功能详解资料Word文档下载推荐.docx
《AlteraFPGA和XilinxFPGA引脚功能详解资料Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《AlteraFPGA和XilinxFPGA引脚功能详解资料Word文档下载推荐.docx（28页珍藏版）》请在冰豆网上搜索。
当外部的临界电压不必要时，他可以作为普通引脚。
当做作bank内参考电压时，所有的VRef都必须被接上。
3.多功能内存控制引脚
M#DQnI/O，bank#内存控制数据线D[15:
0]
M#LDQSI/O，bank#内存控制器低数据选通脚
M#LDQSNI/O，bank#中内存控制器低数据选通N
M#UDQSI/O，bank#内存控制器高数据选通脚
M#UDQSNI/O，bank#内存控制器高数据选通N
M#AnO,bank#内存控制器地址线A[14:
M#BAnO,bank#内存控制bank地址BA[2:
M#LDMO,bank#内存控制器低位掩码
M#UDMO,bank#内存控制器高位掩码
M#CL：
O,bank#内存控制器时钟
M#CLKNO,bank#内存控制器时钟，低电平有效
M#CAS:
NO,bank#内存控制器低电平有效行地址选通
M#RASNO,bank#内存控制器低电平有效列地址选通
M#OD：
O,bank#内存控制器外部内存的终端信号控制
M#W：
O,bank#内存控制器写使能
M#CKEO,bank#内存控制器时钟使能
M#RESETQbank#内存控制器复位
4.专用引脚
DQNE_：
I/Q,DON是一个可选的带有内部上拉电阻的双向信号。
作为输出，这个引脚说明配置过程已经完成；
作为输入，配置为低电平可以延迟启动。
PRQGRAM_B_2,低电平异步复位逻辑。
这个引脚有一个默认的弱上拉电阻。
SUSPENDI,电源保护挂起模式的高电平有效控制输入引脚。
SUSPEN是一个专用引脚，而AWAK是一个复用引用。
必须通过配置选项使能。
如果挂起模式没有使用，这个引脚接地。
TCKI,JTAG边界扫描时钟。
TDI：
I,JTAG边界扫描数据输入。
TDOOJTAG边界扫描数据输出。
TMSI,JTAG边界扫描模式选择
5•保留引脚
NCN/A,
CMPCS_B：
2I，保留，不接或者连VCCO_2
6.其它
GND
VBATTRAM内存备份电源。
一旦VCCAU应用了，VBATT可以不接；
如果KEYRAM没有使用，推荐把VBATT接到VCCAU或者GND也可以不接。
VCCAUX辅助电路电源引脚
VCCINT内部核心逻辑电源引脚
VCCO_#输出驱动电源引脚
VFSI，（LX45不可用）编程时，keyEFUSEfe源供电引脚。
当不编程时，这个引脚的电压应该限制在GND到3.45V;
当不使用key
EFUSE寸，推荐把该引脚连接到VCCAU或者GND悬空也可以。
RFUSEI,（LX45不可用）编程时，keyEFUSEi地引脚。
当不编程时或者不使用keyEFUSE寸,推荐把该引脚连接到VCCAU或者GND然而，也可以悬空。
7.GTP引脚
MGTAVCC攵发器混合信号电路电源引脚
MGTAVTTTXMGTAVTTRX发送，接收电路电源引脚
MGTAVTTRCA电阻校正电路电源引脚
MGTAVCCPLL0/IGTAVCCPLL锁相环电源引脚
MGTREFCLK0/1PMGTREFCLK0/1差分时钟正负引脚
MGTRRE内部校准终端的精密参考电阻引脚
MGTRXP[1:
0]MGTRXN[1:
0]差分接收端口
MGTTXP[1:
0],MGTTXN[1:
0]:
差分发送端口
1.Spartan-6系列圭寸装概述
Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。
所有Spartan-6LX器件之间的引脚分配是兼容的，所有Spartan-6LXT器件之间的引脚分配是兼容的，但是Spartan-6LX和Spartan-6LXT器件之间的引脚分配是不兼容的。
表格ISpartan-6系列FPGA寸装
TOGM4I1）
CPG196
CSG225
FT（G）2S6<
2>
CSG324
FG（G>
484（2I
鬧車；
i0G痢斟
FG<
G）90tfJ|
FrtCltAgf
Type
QtiJidlRatFick
ChipScik-
ChipScaIv
BGA
ChipScjk
VhipScjk
&
GA
BG片
Pilchfmmr
OS
03
OA
1.00
OF
0J8
1W
LOO
jfnmj
22祝珂
13xB
17%17
15k15
23x23
]QKW
Z7x27
Maximum
l/O>
102
106
160
186
538
2.Spartan-6系列引脚分配及功能详述
Spartan-6系列有自己的专用引脚，这些引脚是不能作为
Select10使用的，这些专用引脚包括：
专用配置引脚，表格2所示GTP高速串行收发器引脚，表格3所示
表格2Spartan-6FPGA专用配置引脚
SVSI^MD
PR<
X：
RAM_El_2
TDI
TMS
VBATT1^
DONE.；
TOO
TCK
REUSU1*
注意：
只有LX75,LX75T,LX100,LX100T,
LX150,andLX150T器件才有VFSVBATTRFUSE引脚。
表格3Spartan-6器件GTP®
道数目
1/0Channels
Dwica
LX25T
LX45T
LX75111）
LX100T<
?
>
LX150T创
MGtRXr
2
A
4or9
B
4m$
4
4or8
4orK
4ort$
Mtirrxr
4ar8
lord
MGTTXN
4orB
4orf
LX75T在FG（G）484和CS（G）484中封装4个GTP通道，而在FG（G）676中封装了8个GTP®
道；
LX100T在FG（G）484和CS（G）484中封装4个GTP通道，而在FG（G）676和FG（G）900中封装了8个GTP通道。
如表4,每一种型号、每一种封装的器件的可用10引脚数目不尽相同，例如对于LX4TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。
表格4Spartan6系列各型号封装可用的IO资源汇总
Spartan^6De^ic#
UwrUOPins
Spartar>
6FPGAPacket
TOG114
CPG19£
CSC22S
ft（g淬
FG（G）484
CS（G）4&
FG（G）fi76
"
QiG1900
LX4
如［心
1D6
132
□LTfermtialFain
51
S3
66
LXJ9
AvailableV^crl/O»
IK
1CK
1跖
200
一
-
□kffeTBitLalRaira
80
93
100
LXU
A^aidableV«
rI/Ot
]D6
16D
232
□ificTKliiilPain
53
116
l_XZ5
AvaslaMeVwrl/O>
1S6
236
□tiKcrwbalPbwv
LI3
伽
LA45
AwaibblctfirrlAJ>
21B
316
320
35»
tkftcncngPaii5
109
1SB
L60
1丹
LX75
AvaiJad?
lEUwcrl/0i
■
2BD
32S
40&
Dtfiam-tUlPaLra
140
LM
204
LXLOO
AwblMiLcUnci*I/Os
326
338
4SO
□drsmtiilFni/s
163
L旳
240
LXL5O
AsMkWel：
维r【/6
血
磁
576
DLTfi^ErLEL&
lPaiA,
169
L69
288
LX23T
AvaklBbLeEser[/O»
1如
250
□ifftfEHdalPairs
95
125
UC45T
加■ilabfal^er[心
碍
296
tXffers?
iEiaJ.Pairs
W
1弭
1A75T
AwaiihbieLser【/6
268
2«
3*8
EMfef^itLaJ.Paira
134
1轴
174
IAJMTT
Availabletier1/Ob
20«
2%
V6
卿
UdtcroitiAlPairs
】邨
14B
188
24«
I.XIKTT
AvailaMcU«
r1/O*
3%
540
□disuitiAl.Fain
■—■
148
10»
270
表格5引脚功能详述
引脚名
方向
描述
UserI/OPins
IO_LXXY_#
Input/
Output
IO表示这是个具有输入输出功能的引脚，XX表示该引脚在其Bank内的惟一标识，Y
Multi-FunctionPins
IO_LXXY_ZZZ_#
Dn
（during
readback）
DO_DIN_MISO_MInput
ISO1
D1_MIS02,
D2MISC3
Input
表示是差分引脚的P还是N引脚
Zzz代表该引脚除IO功能之外的其他功能，
在SelectMAP/BPI模式中，
D0—D15是用于配置操作的数
据引脚，在从SelectMAP的回读
阶段，当RDWRJB低电平时，
Dn为输出引脚，在配置过程结束后，该引脚可作为通用IO口使用
在Bit-serial模式中，DIN
是惟一的数据输入引脚；
在SPI模式中，MISC是主输
入从输出引脚；
在SPIx2orx4模式中，
MISC1是SPI总线的第二根数据线；
D1、D2是配置数据线的低2bit；
An
AWAKE
MOSI_CSI_B_M
SOO
FCS_B
在SPIx4模式中，MISO2和
MISO3是SPI总线的数据线的高
2bit
在BPI模式中AO-A25是输出地址线，配置完成后，它们可作为普通IO使用
挂起模式中的状态输出引脚，如果没有使能挂起模式，该引脚可作为普通IO引脚
在SPI配置模式中的主输出
从输入引脚；
在SelectMAP模式中，CSI_B
是低有效的Flash片选信号；
这是最低数据线
FOE_B
FWE_B
在BPI模式中，BPIflash
的片选信号
的输出使能
LDC
HDC
写使能
在BPI模式中，在配置阶段
LDC保持低电平
HDC保持低电平
CSO_B
菊化链片选信号；
在SPI模式中，是SPIFlash
的片选信号；
IRDY1/2,
使用PCI的IPCore时，它
TRDY1/2
们作为IRDY和TRDY言号
DOUT_BUSY
在SelectMAP模式中，BUS
表示设备状态；
在Bit-serial模式中，D01
输出数据给菊花链下游的设备
RDWR_B_VREF
:
Input
在SelectMAP模式中，
RDWR_fi低有效的写使能信号；
配置完成后，可当做普通
IO使用
HSWAPEN
当是低电平时，在配置之前
Y
T
INIT_B
Bidirecti
将所有IO上拉
低电平表示配置存储器是
onal
空的；
当被拉低时，配置将被延
（open-dra
时；
如果在配置过程中变低，表
in）
示在配置过程中出现了错误；
当
配置结束后，这个引脚表示
POST_CR错误；
SCPn
SCP0-SCP7是挂起控制引脚
CMPMOSI,
N/A
保留为将来使用，可用作普
CMPMISO,
通IO
CMPCLK
M0,M1
配置模式，MO=0表示并行配置模式，M0=1表示串行配置模式；
M仁0表示主模式，M仁1表示从模式
CCLK
配置时钟，主模式下是输出
时钟，从模式下是输入时钟
USERCCLK
主模式下可选的的用户输
入配置时钟
GCLK
全局时钟引脚，它们可当做
VREF_#
Multi-FunctionM
M#DQn
lemoryController
普通IO使用
参考门限时钟引脚，当不用
时可作为普通IO使用
Pins
#Bank的存储控制器数据线
M#LDQS
#Bank的存储控制器数据使
能引脚
M#LDQSN
能引脚N
M#UDQS
#Bank的存储控制器高位数
据使能
M#UDQSN
据使能N
M#An
#Bank的存储控制器地址线
A[0:
14]
M#BAn
#Bank的存储控制器块地址
线BA[0:
2]
M#LDM
#Bank的存储控制器低数据
M#UDM
屏蔽
#Bank的存储控制器高数据
M#CLK
#Bank的存储控制器时钟
M#CLKN
#Bank的存储控制器时钟N
M#CASN
#Bank的存储控制器列地址
使能
M#RASN
#Bank的存储控制器行地址
M#ODT
#Bank的存储控制器终端电
阻控制
M#WE
#Bank的存储控制器写使能
M#CKE
#Bank的存储控制器时钟使
能
M#RESET
#Bank的存储控制器复位
DedicatedPins
DONE_2
带可选上拉电阻的双向信
号，作为输出，匕代表配置过程
的完成；
作为输入，拉低可用来
延迟启动
PR0GRAM_B_2
异步复位配置逻辑
SUSPEND
咼电平使芯片进入挂起模
式
JTAG边界扫描时钟
JTAG边界扫描数据输入
TDO
JTAG边界扫描数据输出
JTAG边界扫描模式
ReservedPins
NC
未连接引脚
CMPCS_B_2
保留引脚，不连接或接
VCCO_2
OtherPins
地
VBATT
只存在于LX75,LX75T,LX100,LX100T,LX150和LX150T芯片，解码关键存储器备用电源；
若不使用关键存储器，则可将之连接VCCAUXGN
VCCAUX
或者直接不连接
辅助电路的供电电源
VCCINT
内部核逻辑资源
VCCO_#
#Bank的输出驱动器供电电
源
VFS
只存在于LX75,LX75T,LX100,LX100T,LX150,和LX150T芯片；
解码器keyEFUS编程过程使用的供电电源，若不使用关键熔丝，则将该引脚连接到VCCAUXGND或者直接不连接
RFUSE
只存在于LX75,LX75T,LX100,LX100T,LX150和LX150T用于编程的解码器keyEFUSEfe阻，如果不编程或者不使用keyEFUSE则将该引脚连接到VCCAUGND或者直接不连接
E
3.Spartan-6系列GTPTransceiver引脚
GTPTransceiverPins
MGTAVCC
MGTAVTTTX,
MGTAVTTRX
MGTAVTTRCA
L
MGTAVCCPLL
收发器混合电路供电电源
TXRX电路供电电源
电阻校准电路供电电源
PLL供电电源
1
MGTREFCLK0Inpu
/1Pt
正极参考时钟
/1N
t
MGTRREF
Inpu
MGTRXP[Or
]
MGTRXN[0/
负极参考时钟
内部校准电路的精密参考电阻
收发器接收端正极
收发器接收端负极
MGTTXP[0:
Outp
收发器发送端正极
ut
MGTTXN[0:
收发器发送端负极
如表6所示，对LX25T,LX45T而言，只有一个GTPTransceiver
通道，它的位置是XOYQ所再Bank号为101;
其他信号GTP
Transceiver的解释类似。
表格6GTPTransceiver所
升级会员 