数电实验报告汇总文档格式.docx

数电实验报告汇总文档格式.docx

《数电实验报告汇总文档格式.docx》由会员分享，可在线阅读，更多相关《数电实验报告汇总文档格式.docx（19页珍藏版）》请在冰豆网上搜索。

Y2

1

表 

（5）实验过程及实验图：

1）连线图：

2）实验图：

输入端

输出端

Y

Z

（6）实验总结：

用两片 

74ls00 

芯片可实现如图电路功能

2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器 

Y 

是 

A、B 

的异或，而进位 

Z 

相与，

故半加器可用一个集成异或门和二个与非门组成如图 

2－2。

2－2

⑴ 

在实验仪上用异或门和与门接成以上电路。

接电平开关 

S，Y、Z 

接电平显示。

⑵ 

按表 

2－2 

要求改变 

状态，填表。

（3）实验过程及实验图：

1）管脚图：

2）实验图

（4）实验总结：

用异或门（74LS86）和与非门可组成半加器

3.测试全加器的逻辑功能。

⑴写出图 

2－3 

电路的逻辑表达式。

⑵根据逻辑表达式列真值表。

⑶根据真值表画逻辑函数 

SiCi 

的卡诺图。

Ai

Bi 

Ci-1

X1

X2

X3

Si

Ci

0 

1 

Ai 

Bi

Bi,Ci-1

00

01

11

10

Si=Ci=

2－3

⑷填写表 

各点状态。

⑸按原理图选择与非门并接线进行测试，将测试结果记入表 

2－4，并与上表进行比较

看逻辑功能是否一致。

2－4

（6）实验过程及实验图：

1）引脚图：

（7）实验总结：

3 

个 

芯片可构成全加器

4.测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一

个与或门和一个非门实现。

画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。

⑵找出异或门、与或非门和与门器件，按自己画出的图接线。

接线时注意与或非门中不

用的与门输入端接地。

⑶当输入端 

Ai、Bi、Ci－1 

为下列情况时，用万用表测量 

Si 

和 

Ci 

的电位并将其转为逻

辑状态填入表 

2－5。

输

端

2－5

（4）实验过程及实验图：

Si=A⊕B⊕C

Ci=AB+BC+AC

引脚图：

实验图：

触发器

1．熟悉并掌握 

R－S、D、J－K 

触发器的构成，工作原理和功能测试方法。

2．学会正确使用触发器集成芯片。

3．了解不同逻辑功能 

FF 

相互转换的方法。

1． 

双踪示波器一台

2． 

Dais 

3． 

器件74LS00二输入端四与非门1 

74LS74双 

D 

触发器1 

74LS112双 

J-K 

二、实验内容

1.基本 

R－SFF 

功能测试：

两个 

TTL 

与非门首尾相接构成的基本 

R-SFF 

的电路如图 

3－1 

所示。

试按下面的顺序在/Sd，/Rd 

端加信号：

/Sd=0/Rd=1

/Sd=1/Rd=1

/Sd=1/Rd=0

观察并记录 

的 

Q、/Q 

端的状态，将结果填入下表 

中，并说明在上述各种输入

状态下，FF 

执行的功能？

/Sd

/Rd

Q

/Q

逻辑功能

置 

保持

3-1基本 

电路

3-1

/Sd 

接低电平，/Rd 

端加脉冲。

⑶ 

接高电平，/Rd 

⑷ 

令/Rd=/Sd，/Sd 

记录并观察⑵、⑶、⑷三各情况下，Q、/Q 

端的状态。

从中你能否总结出基本 

R-SFF

端的状态改变和输入端 

Sd，Rd 

的关系。

⑸ 

当/Sd，/Rd 

都接低电平时，观察 

同时由低电平跳为高

电平时，注意观察 

重复 

3~5 

次看 

端的状态是否相同，以正确理解

“不定”状态的含义。

（6）实验过程：

CP

D

Qn

Qn+1

X

↓

3－2

2．维持一阻塞型 

发器功能测试。

双 

型正沿边维持一阻塞型触发器 

74LS74 

的逻辑符号如图 

3－2 

所示

3-2DFF 

逻辑符号

图中/Sd，/Rd 

为异步置位 

端，置 

端（或称异步置位，复位端）。

CP 

为时钟脉冲端。

试按下面步骤做实验：

⑴分别在/Sd，/Rd 

端加低电平，观察并记录 

⑵令/Sd，/Rd 

端为高电平，D 

端分别接高，低电平，用点动脉冲作为 

CP，观察并记录

当 

为 

0、↑、1、↓时 

Q 

端状态的变化。

⑶当/Sd=/Rd=1、CP=0（或 

CP=1），改变 

端信号，观察 

端的状态是否变化？

整理

上述实验数据，将结果填入下表 

中。

⑷/Sd=/Rd=1，将 

端相连，CP 

加连续脉冲，用双踪示波器观察并记录 

相对于 

的波形。

0⑴

3．负边沿 

J－K 

触发器功能测试

负边沿触发器 

74LS112 

芯片的逻辑符号如图 

3－3 

J

K

3－3J-KFF 

自拟实验步骤，测试其功能，并将结果填入下表 

若令 

J=K=1 

时，CP 

端加连

续脉冲，用双踪示波器观察 

Q~CP 

波形，和 

DFF 

端相连时观察到的 

端的波型相

比较，有何异同点？

3－3

4．触发器功能转换

⑴将 

触发器和 

触发器转换成 

T＇触发器，列出表达式，画出实验电路图。

⑵接入连续脉冲，观察各触发器 

及 

端波形。

比较两者关系。

⑶自拟实验数据表并填写之。

（4）实验过程及实验图

Qn+1=J/Qn+/KQn

令 

J=1，K=1；

Qn+1=/Qn

四、实验报告

1.整理实验数据、图表并对实验结果进行分析讨论。

2.写出实验内容 

3、4 

的实验步骤及表达式。

触发器：

JK 

触发器:

n+1 

= 

JQ 

n 

+ 

KQ 

n

3.画出实验 

4 

的电路图及相应表格。

4.总结各类触发器特点。

时序电路

1. 

掌握常用时序电路分析，设计及测试方法。

2. 

训练独立进行实验的技能。

二、实验仪器及材料料

1．双踪示波器一台

3．器件74LS73双 

触发器2 

74LS174双 

74LS10三输入三与非门1 

三、实验内容

1.异步二进制计数器

按图 

4－1 

接线

4－1

由 

端输入单脉冲，测试并记录 

Q1~Q4 

端状态及波形。

试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

1）

Q4 

~ 

Q1 

：

００００→０００１→００１０→００１１→０１００→０１０１→０１１０

→０１１１→１０００→１００１→１０１０→１０１１→１１００→１１０１→１１１

０→１１１１→００００

2）减法计数器：

１１１１→１１１０→１１０１→１１００→１０１１→１０１０→１０

０１→１０００→０１１１→０１１０→０１０１→０１００→００１１→００１０→０

００１→００００

2．异步二一十进制加法计数器

4－2 

接线。

4－2

QA、QB、QC、QD 

四个输出端分别接发光二极管显示，复位端 

R 

接入单脉冲，CP 

接

连续脉冲。

在 

端接连续脉冲，观察 

CP、QA、QB、QC 

QD 

的波形，并画出它们的波形。

将图 

改为一个异步二一十进制减法计数器，并画出 

QD

1）实验图：

3. 

自循环移位寄存器一环形计数器。

4－3 

接线，将 

A、B、C、D 

置为 

1000，用单脉冲计数，记录各触发器状态。

4－3

改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用

的结果），观察记数器能否正常工作。

分析原因。

ABCD 

依次显示：

1000→1100→1110→1111→0111→0011→0001→0000→1000，

能正常工作

4－4 

接线，现非门用 

74LS10 

三输入端三与非门重复上述实验，对比实验结果，

总结关于自启动的体会。

4－4

实验结果：

1000→0100→0010→0001→1000，不能自启动

1.画出实验内容要求的波形及记录表格。

2.总结时序电路特点。

时序电路具有如下特点：

（1） 

路由组合电路和存储电路组成。

（2） 

电路中存在反馈，因而电路的工作状态与时间因素相关，即时序电路的输出由电

路的输入和电路原来的状态共同决定。

5 

集成计数器

1.熟悉集成计数器逻辑功能和各控制端作用。

2.掌握计数器使用方法。

二、实验仪器有为材料

器件74LS290十进制计数器2 

三、实验内容及步骤

集成计数器 

74LS290 

功能测试。

是二一五一十进制异步计数器。

逻辑简图为图 

5－1 

逻辑图

具有下述功能：

直接置 

0（R0⑴·

R0⑵=1），

9（R9⑴·

R9⑵=1）

二进制计数（CP1 

输入 

QA 

输出）

五进制计数（CP2 

QDQAQB 

十进制计数（两种接法如图 

5－2A、B 

所示）。

5－2 

十进制计数器

（5）实验图：

2

3

4

5

6

7

8

9

R0⑴

R0⑵

R9⑴

R⑵

输出

H

L

0000

1001

计数

计 

数

QC

QB

QA

功能表

十进制

5－3 

双五进制

2．计数器连接

分别用 

计数器连接成二位数五进制、十进制计数器。

画出连线电路图。

按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证

设计是否正确。

画出四位计数器连接图并总结多级计数器连接规律。

十进制：

3．任意进制计数器设计方法。

采用脉冲反馈法（称复位法或置位法），可用 

组成任意模（M）计数器。

5－

是用 

实现模 

7 

计数器的两种方案，图（A）采用复位法，即计数计到 

M 

异步清

0，图（B）采用置位法，即计数计到 

M-1 

异步置 

0。

5－374LS290 

实现七进制数方法

当实现十以上时制的计数器时可将多片连接使用。

5－4 

45 

进制计数一种方案，输出为 

8421BCD 

码。

5－4

接线，并将输出接到显示器上验证。

设计一个六十进制计数器并接线验证。

记录上述实验各级同步波形。

进制：

60 

1．整理实验内容和各实验数据。

2．画出实验内容 

1、2 

所要求的电路图及波形图。

3．总结计数器使用特点。

首先必须了解计数器的逻辑功能及功能表和引脚图。

计数器逻辑功能一般都用功能表

或者时序图再附加文字说明，对于带有附加控制端的计数器，除了需要了解正常工作状态下

电路的逻辑功能以外，还必须了解附加控制端的作用和用法。

了解集成计数器的功能扩展方法，以及用反馈复位发和预置等方法改变计数器的模值。

根据给定的功能表和电路具体的连接情况，确定每个计数器的工作方式，进而找出电路状态

的转换顺序和相应的输出（必要时可以画出状态转换图）。

（3） 

在多芯片组成的逻辑电路中，还要分析各芯片输出与输人之间的关系，最后得到整个

电路的输出与输入间的逻辑关系。