达芬奇平台DM介绍.ppt

达芬奇平台DM介绍.ppt

《达芬奇平台DM介绍.ppt》由会员分享，可在线阅读，更多相关《达芬奇平台DM介绍.ppt（70页珍藏版）》请在冰豆网上搜索。

达芬奇平台简要介绍达芬奇平台简要介绍汇报人：

马守磊目录v1.DM6446整体结构v2.VPSS视频处理子系统v3.一个简单的视频处理实例v4.软件架构（扩展）VideoProcessingSubsystem视频处理子系统视频处理子系统TMS320DM644x处理器处理器框图框图外设外设后端后端ARM子系统子系统DSP子系统子系统视频影像协处理器（VICP）前端前端CCD控制器控制器视频接口视频接口图像缩放工具图像缩放工具Histogram/3A预览预览屏幕菜单式屏幕菜单式调节调节（OSD）10bDAC10bDAC10bDAC10bDACEDMAATA/CompactFlashAsyncEMIF/NAND/SmartMediaMMC/SDWatchdogTimerPWMPWMPWMGeneral-PurposeTimerDDR2Controller（16b/32b）USB2.0PHYVLYNQEMACWithMDIO连接性连接性程序程序/数据存储数据存储SPIUARTUARTUARTI2CAudioSerialPort串行接口串行接口系统系统DM6443ARM926EJ-S300MHzCPUC64x+TMDSP600MHzCore资源交换中心资源交换中心（SCR）视频视频编码器编码器（VENC）/6DM6446系统DSP子系统具有以下特性配置594MHZ的C64x+DSPCPU内核，单时钟周期内能运行8条32位C64x+指令，运算能力达到4752MIPS32KBL1P程序RAM/Cache80KBL1D数据RAM/Cache64KB统一映射L2RAM/Cache数据对齐模式为小端模式ARM子系统包含以下特性ARM926EJ-SRISC处理器ARMvSTEJ（32/16-bit）指令集小端模式CP15协处理器内存管理单元16KB指令cache8KB数据cache支持写入缓冲区32位的16KB内部RAM8KB内部ROM（支持无EMIFA启动选项的ARMbootloader）跟踪宏单元（ETM）和嵌入式跟踪缓冲区（ETB）ARM中断控制器PLL控制器电源与体眠控制器（PSC）系统组件DM6446特点

（1）高性能DM6446采用低功耗、高性能的32位C64+内核和ARM内核，工作频率分别达到594MHz和297MHz，具有很强的运算处理能力和事物控制能力。

（2）专用的视频处理子系统视频处理子系统包括1个视频前端输入接口和1个视频末端输出接口，视频前端输入接口用于接收外部视频解码器输入的视频数据，视频末端输出接口则可以直接输出DM6446处理后的视频数据到SDTV,LCD,HDTV等显示屏上。

（3）大存储容量DM6446支持256MB的32位DDR2SDRAM存储地址空间;支持128MB的16位FLASH存储地址空间;DM6446同时具有ATA控制器，可外接大容量硬盘。

DM6446特点（4）众多的外设DM6446具有64通道EDMA控制器;串行端口（3个UART,SPI,ASP）;3个64位通用定时器;10/100M以太网卡模块;USB2.0端口;3个PWM端口;多达71个通用I/O口;支持MMC/SD/CF卡等。

（5）低功耗、多电源管理模式DM6446双内核电压供给均为1.6V;ARM内核具有16KB指令和8KB数据Cache，C64+DSP内核具有32KB程RAM/Cache.80KB数据RAM/Cache及64MB未定义RAM/Cache;DM6446支持3.3V或1.8V的I/O接口和存储器接口。

目录v1.DM6446整体结构v2.VPSS视频处理子系统v3.一个简单的视频处理实例v4.软件架构（扩展）视频采集回放框图TMS320DM6446提供了VPSS视频处理子系统，包括视频处理前端（VPFE）和视频处理后端（VPBE），分别用于外部图像输入设备和视频输出设备。

视频处理前端（VPFE）包括CCD摄像头控制器（CCDC），预览引擎，裁放器，支持自动聚焦（Auto-focus、自动白平衡（Autowhitebalance）和自动曝光（Autoexposure）的3A硬件引擎。

视频处理后端（VPBE）包括:

画中画显示（OSD）和视频编码引擎（VENC）。

CMOS或CCD摄像头采集的原始视频图像由视频处理前端进行裁放、直方图均衡、图像优化等预处理，预处理后的视频图像通过OSD模块可以进行字幕和图标的添加，通过视频编码（VENC）可将原始视频信号处理为特定格式的模拟视频数据和数字视频数据。

v视频处理前端（VPFE）uCCD控制器从传感器（CMOS或CCD）接收原始图像/视频数据或者从视频解码装置接收YUV格式视频数据。

u预览器将从传感器（CMOS或CCD）接收的原始的未处理的图像/视频数据转化成YCbCr422格式的数据。

预览器的输出可以用于视频压缩，或者外部显示设备，如NTSC/PAL模拟编码器或数字LCD。

u图像缩放装置从硬件实现图像大小的缩放。

可以从预览器或者DDR2接收输入的图像/视频数据，输出到DDR2。

uH3A模块是提供自动白平衡、自动对焦、自动曝光的控制环路。

包含两个主要模块：

VENC的模拟/DACs接口有如下特性：

自动对焦（AF）引擎装置自动曝光（AE）与自动白平衡（AWB）引擎装置u柱状图模块依靠输入的颜色像素和提供的统计需求来执行不同的3A算法，最后调整最终的图像和视频输出。

柱状图模块的数据源一般为CCD/CMOS传感器（通过CCDC模块）或者DDR2.v视频处理后端（VPBE）uOSD模块的主要功能是在硬件上实现图形、字符叠加。

同时支持2个视频窗和2个图形、字符（OSD）窗口，支持8种视频窗数据与OSD窗数据混合的方法。

图形、字符数据从外部存储器读入，一般为DDR2。

OSD通过控制和参数寄存器编程实现其功能。

uVENC的模拟/DACs接口有如下特性：

l支持480P/576PNTSC/PAL标准模拟视频输出l4-通道10-位D/A输出，可产生各种组合的模拟视频输出复合视频超级视频（S-Video）：

使用2通道DAC分量视频（YPbPr或RGB）：

用3-通道D/A复合视频+分量视频：

用4-通道D/Al内部产生彩色条（100/75%）uVENC的数字LCD控制器（DLCD）有如下特性：

l时钟可编程，最高可达75MHzl支持多种数字视频输出格式16-位YCbCr8-位YCbCrBT.65624-位RGBl用于数字RGB输出的低通滤波器l可编程时序发生器l支持主/从操作方式l内部产生彩色条（100/75%）v视频输入SEED-DVS6446视频输入接口选用了解码芯片TVP5150PBS。

它是一款高性能的视频解码器，可将NTSC、PAL视频信号转换成数字色差信号（YUV422）,支持两个复合视频或一个S端子输入。

不仅如此，TVP5150PBS还具备了封装小（32脚的TQFP）、功耗小（150mV）的特点，因此，非常适用于便携、批量大、高质量和高性能的视频产品。

vTVP5150的视频输入视频解码器TVP5150PSB可以接受2路复合视频信号（CVBS）和1路超级视频信号（S-Video，Y/C）输入。

在本系统使用了两片TVP5150PSB，每片只使用了1路的复合信号。

输入电路如下图所示：

视频编码器TVP5150PBS的视频信号输入范围为0.75Vpp,而外部视频信号输入范围一般为1Vpp，所以外部视频输入与TVP5150PBS的视频输入之间串接39和39到地分压电阻网络，以达到TVP5150PBS所需的输入电平。

在使用前一定要将视频信号输入的范围调整到1Vpp。

vTVP5150的配置TVP5150PBS的配置是通过标准的IIC总线来完成的。

TVP5150PBS的IIC标准总线是由串行数据输入/输出线（SDA）和时钟输入/输出线（SCL）组成的。

TVP5150PBS只做为从设备，不能做为主设备。

IIC总线的数据传送数率高达400Kbits/s。

在SEED-DVS6446系统中两片TVP5150PBS的IIC地址分别为0xBA和0xB8。

TVP5150的写操作TVP5150的读操作vTVP5150的写操作lDM6446产生一个起始条件；lDM6464发出一个TVP5150的地址（0xBA或0XB8），并标明写操作，等待TVP5150响应；l接收到TVP5150的响应后，DM6446发出要配置的寄存器的地址，等待TVP5150响应；l接收到TVP5150的响应后，发送要配置的数据，等待TVP5150响应；l接收到TVP5150的响应后，发送停止位，结束一次配置。

在进行寄存器（0x000x8F）配置时，TVP5150需要一段延时来完成当前的配置，此时TVP5150保持SCL为低，通知DM6446配置尚未完成。

在编程时，一般不用查询当前的SCL的状态，而是配置需要的最大延时64us。

示例如下：

voidtvp5150_init（）/TVP5150初始化，设置5150的寄存器DAVINCIEVM_waitusec（1000）;tvp5150_rset（0x00,0x00）;/配置视频输入源选择寄存器，寄存器地址为0x00，寄存器数据为0x00（选择了符合视频1通道，查看5150的数据手册）InputVideo:

CVBS:

VI_2_Btvp5150_rset（0x03,0x6d）;/查看5150的数据手册，寄存器地址0x03是混杂寄存器，8位寄存器配置数据0x6d每位代表了不同的意思tvp5150_rset（0x09,0x8B）;/亮度控制寄存器地址0x09，寄存器值0x8Btvp5150_rset（0x0a,0x80）;/色彩饱和度寄存器地址0x0a，寄存器值0x80tvp5150_rset（0x0b,0x00）;/色调调节寄存器0x0b，默认值0tvp5150_rset（0x0D,0x07）;/输出和数据率选择寄存器YUVoutputformat，Enablingclock&Y/CB/CRinputformattvp5150_rset（0x0F,0x02）;/配置复用引脚寄存器tvp5150_rset（0x15,0x05）;/同步锁相和实时时钟寄存器tvp5150_rset（0x1B,0x14）;/色差控制寄存器DAVINCIEVM_waitusec（1000）;/等待1msec的延迟wait1msecvoidtvp5150_rset（Uint8regnum,Uint8regval）/用IIC配置5150寄存器Uint8cmd2;cmd0=regnum;/8-bitRegisterAddress寄存器地址cmd1=regval;/8-bitRegisterData寄存器数据temp=DAVINCIEVM_I2C_write（TVP5150_I2C_ADDR,cmd,2）;vTVP5150的读操作当TMS320DM6446要读取当前TVP5150的状态时，需通过IIC总线启动对TVP5150的寄存器的一个读操作。

读操作分两部分进行，说明如下：

lDM6446向TVP5150写入要读取的寄存器的地址；lDM6446向TVP5150发送读取寄存器数据的命令。

v视频输出SEED-DM6446视频输出采用DM6446片内的四路10位的DAC输出，实现CVBS与VGA输出。

其中CVBS输出接口使用了1路DAC，VGA输出接口使用了3路的DAC。

当配置为VGA输出接口时，还使用了行场同步信号HSYNC和VSYNC。

其视频输出连接示意图如下所示。

vVPFE寄存器详解1.PCR寄存器寄存器ENABLE:

使能CCDC控制器VPFE_PCR=0x00000001;/EnableCCDC，bit1是否busy，bit0enable/如果禁止的话，CCDC会向DSP发送中断，不需要中断需要配置INTC2.SYC_MODE寄存器寄存器vVDHOUT:

垂直/水平同步帧信号，1配置为输出，0默认为输入vVDPOL：

垂直同步帧极性，1表