数电实验报告汇总Word下载.docx

数电实验报告汇总Word下载.docx

《数电实验报告汇总Word下载.docx》由会员分享，可在线阅读，更多相关《数电实验报告汇总Word下载.docx（23页珍藏版）》请在冰豆网上搜索。

出

A

B

C

Y1

Y2

1

（5）实验过程及实验图：

1）连线图：

2）实验图：

（6）实验总结：

用两片74ls00芯片可实现如图电路功能

2.测试用异或门（74LS86）和与非门构成的半加器的逻辑功能。

依据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，

故半加器可用一个集成异或门和二个与非门构成如图2－2。

图2－2

⑴在实验仪上用异或门和与门接成以上电路。

A、B接电平开关S，Y、Z接电平显示。

⑵按表2－2要求改变A、B状态，填表。

表2－2

输入端

输出端

Y

Z

（3）实验过程及实验图：

1）管脚图：

2）实验图

（4）实验总结：

用异或门（74LS86）和与非门可构成半加器

3.测试全加器的逻辑功能。

⑴写出图2－3电路的逻辑表达式。

⑵依据逻辑表达式列真值表。

⑶依据真值表画逻辑函数SiCi的卡诺图。

Ai

Bi

Bi,Ci-1

00

01

11

10

Si=

Ci=

图2－3

⑷填写表2－3各点状态。

表2－3

Ci-1

X1

X2

X3

Si

Ci

⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较

看逻辑功能能否一致。

表2－4

（6）实验过程及实验图：

1）引脚图：

（7）实验总结：

3个74ls00芯片可构成全加器

4.测试用异或、与或和非门构成的全加器的逻辑功能。

全加器能够用两个半加器和两个与门一个或门构成，在实验中，常用一块双异或门、一

个与或门和一个非门实现。

⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。

⑵找出异或门、与或非门和与门器件，

按自己画出的图接线。

接线时注意与或非门中不

用的与门输入端接地。

⑶当输入端Ai、Bi、Ci－1为以下状况时，用万用表丈量

辑状态填入表2－5。

和

的电位并将其转为逻

表2－5

端

（4）实验过程及实验图：

Si=A⊕B⊕C

Ci=AB+BC+AC

引脚图：

实验图：

实验3触发器

1．熟习并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。

2．学会正确使用触发器集成芯片。

3．认识不一样逻辑功能FF互相变换的方法。

1．双踪示波器

2．Dais或XK

3．器件

实验仪

74LS74

74LS112

二输入端四与非门

双D触发器

双J-K触发器

二、实验内容

1.基本R－SFF功能测试：

两个TTL与非门首尾相接构成的基本R-SFF的电路如图

⑴试按下边的次序在/Sd，/Rd端加信号：

3－1所示。

/Sd=0

/Rd=1

/Sd=1

/Rd=0

察看并记录FF的Q、/Q

端的状态，将结果填入下表

3－1中，并说明在上述各样输入

状态下，FF履行的功能？

图3-1

基本R－SFF电路

表3-1

/Sd

/Rd

Q

/Q

逻辑功能

置1

保持

置0

⑵/Sd接低电平，/Rd端加脉冲。

⑶/Sd接高电平，/Rd端加脉冲。

⑷令/Rd=/Sd，/Sd端加脉冲。

记录并察看⑵、⑶、⑷三各状况下，Q、/Q端的状态。

从中你可否总结出基本R-SFF

的Q、/Q端的状态改变和输入端Sd，Rd的关系。

⑸当/Sd，/Rd都接低电平常，察看Q、/Q端的状态。

当/Sd，/Rd同时由低电平跳为高

电平常，注意察看Q、/Q端的状态。

重复3~5次看Q、/Q端的状态能否同样，以正确理解

“不定”状态的含义。

（6）实验过程：

2．保持一堵塞型D发器功能测试。

双D型正沿边保持一堵塞型触发器74LS74的逻辑符号如图3－2所示

图3-2

DFF逻辑符号

图中/Sd，/Rd为异步置位

1端，置0端（或称异步置位，复位端）

。

CP为时钟脉冲端。

试按下边步骤做实验：

⑴分别在/Sd，/Rd端加低电平，察看并记录

Q、/Q端的状态。

⑵令/Sd，/Rd端为高电平，D端分别接高，低电平，用点动脉冲作为

CP，察看并记录

当CP为0、↑、1、↓时Q端状态的变化。

⑶当/Sd=/Rd=1、CP=0（或CP=1），改变D端信号，察看

Q端的状态能否变化？

整理

上述实验数据，将结果填入下表

3－2中。

⑷/Sd=/Rd=1，将D和Q端相连，CP加连续脉冲，用双踪示波器察看并记录

Q相对于

CP的波形。

表3－2

CP

D

Qn

Qn+1

X

↓

0⑴

3．负边缘J－K触发器功能测试

双J-K负边缘触发器74LS112芯片的逻辑符号如图

3－3所示。

图3－3

J-KFF

逻辑符号

自拟实验步骤，测试其功能，并将结果填入下表

3－3中。

若令J=K=1时，CP端加连

续脉冲，用双踪示波器察看

Q~CP波形，和DFF的D和Q端相连时察看到的

Q端的波型相

比较，有何异同点？

表3－3

J

K

4．触发器功能变换

⑴将D触发器和J-K触发器变换成

T＇触发器，列出表达式，画出实验电路图。

⑵接入连续脉冲，察看各触发器CP及Q端波形。

比较二者关系。

⑶自拟实验数据表并填写之。

（4）实验过程及实验图

Qn+1=J/Qn+/KQn

令J=1，K=1；

Qn+1=/Qn

四、实验报告

1.整理实验数据、图表并对实验结果进行剖析议论。

2.写出实验内容3、4的实验步骤及表达式。

D触发器：

Qn1D

JK触发器:

Qn1JQnKQn

3.画出实验4的电路图及相应表格。

4.总结各种触发器特色。

实验4时序电路

1.掌握常用时序电路剖析，设计及测试方法。

2.训练独立进行实验的技术。

二、实验仪器及资料料

1．双踪示波器

2.Dais或XK

3．器件

74LS73

双J－K触发器

2片

74LS174

74LS10

三输入三与非门

三、实验内容

1.异步二进制计数器

⑴按图4－1接线

图4－1

⑵由CP端输入单脉冲，测试并记录Q1~Q4端状态及波形。

⑶试将异步二进制加法计数改为减法计数，参照加法计数器，要务实验并记录。

（4）实验过程及实验图：

1）

Q4~Q1：

００００→０００１→００１０→００１１→０１００→０１０１→０１１０

→０１１１→１０００→１００１→１０１０→１０１１→１１００→１１０１→１１１

０→１１１１→００００

2）减法计数器：

１１１１→１１１０→１１０１→１１００→１０１１→１０１０→１００１→１０００→０１１１→０１１０→０１０１→０１００→００１１→００１０→０００１→００００

2．异步二一十进制加法计数器

⑴按图4－2接线。

图4－2

QA、QB、QC、QD

四个输出端分别接发光二极管显示，复位端

R接入单脉冲，

CP接

连续脉冲。

⑵在CP端接连续脉冲，察看CP、QA、QB、QC及QD

⑶将图4－1改为一个异步二一十进制减法计数器，并画出

的波形。

的波形，并画出它们的波形。

CP、QA、QB、QC及QD

1）实验图：

3.自循环移位存放器一环形计数器。

⑴按图4－3接线，将A、B、C、D置为1000，用单脉冲计数，记录各触发器状态。

图4－3

改为连续脉冲计数，并将此中一个状态为“0”的触发器置为“1”（模拟扰乱信号作用

的结果），察看记数器可否正常工作。

剖析原由。

ABCD挨次显示：

1000→1100→1110→1111→0111→0011→0001→0000→1000，

能正常工作

⑵按图4－4接线，现非门用74LS10三输入端三与非门重复上述实验，对照实验结果，总结对于自启动的领会。

图4－4

实验结果：

ABCD挨次显示：

1000→0100→0010→0001→1000，不可以自启动

1.画出实验内容要求的波形及记录表格。

2.总结时序电路特色。

时序电路拥有以下特色：

（1）路由组合电路和储存电路构成。

（2）电路中存在反应，因此电路的工作状态与时间要素有关，即时序电路的输出由电路的输入和电路本来的状态共同决定。

实验5集成计数器

1.熟习集成计数器逻辑功能和各控制端作用。

2.掌握计数器使用方法。

二、实验仪器有为资料

1.

双踪示波器

3.

器件

74LS290

十进制计数器

三、实验内容及步骤

集成计数器74LS290功能测试。

74LS290是二原原本本进制异步计数器。

逻辑简图为图5－1所示。

图5－174LS290逻辑图

74LS290拥有下述功能：

⑴直接置0（R0⑴·

R0⑵=1），

直接置9（R9⑴·

R9⑵=1）

⑵二进制计数（CP1输入QA输出）

⑶五进制计数（CP2输入QDQAQB输出）

⑷十进制计数（两种接法如图5－2A、B所示）。

图5－2十进制计数器

（5）实验图：

2．计数器连结

分别用2片74LS290计数器连结成二位数五进制、十进制计数器。

⑴画出连线电路图。

⑵按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲考证设计能否正确。

⑶画出四位计数器连结图并总结多级计数器连结规律。

表5－1功能表

R0⑴R0⑵R9⑴R⑵输出

H

L

0000

1001

计数

表5－2十进制

2

3

4

5

6

7

8

9

表5－3双五进制

计

数

QD

QC

QB

QA

双五进制

十进制：

3．随意进制计数器设计方法。

采纳脉冲反应法（称复位法或置位法），可用74LS290构成随意模（M）计数器。

图5

－3是用74LS290实现模7计数器的两种方案，图（A）采纳复位法，即计数计到M异步清

0，图（

B）采纳置位法，即计数计到

M-1

异步置

0。

图5－374LS290实现七进制数方法

当实现十以上时制的计数器时可将多片连结使用。

图5－4是45进制计数一种方案，输出为8421BCD码。

图5－4

⑴按图5－4接线，并将输出接到显示器上考证。

⑵设计一个六十进制计数器并接线考证。

⑶记录上述实验各级同步波形。

45进制：

60进制：

1．整理实验内容和各实验数据。

2．画出实验内容1、2所要求的电路图及波形图。

3．总结计数器使用特色。

（1）第一一定认识计数器的逻辑功能及功能表和引脚图。

计数器逻辑功能一般都用功能表

或许时序图再附带文字说明，对于带有附带控制端的计数器，除了需要认识正常工作状态下

电路的逻辑功能之外，还一定认识附带控制端的作用和用法。

（2）认识集成计数器的功能扩展方法，以及用反应复位发和预置等方法改变计数器的模值。

依据给定的功能表和电路详细的连结状况，确立每个计数器的工作方式，从而找出电路状态

的变换次序和相应的输出（必需时能够画出状态变换图）。

（3）在多芯片构成的逻辑电路中，还要剖析各芯片输出与输人之间的关系，最后获得整个电路的输出与输入间的逻辑关系。