计算机组成原理第五章课件白中英版.ppt

计算机组成原理第五章课件白中英版.ppt

《计算机组成原理第五章课件白中英版.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第五章课件白中英版.ppt（103页珍藏版）》请在冰豆网上搜索。

第一章第一章计算机系统概论计算机系统概论第二章第二章运算方法和运算器运算方法和运算器第三章第三章存储系统存储系统第四章第四章指令系统指令系统第五章第五章中央处理器中央处理器第六章第六章总线系统总线系统第七章第七章外围设备外围设备第八章第八章输入输出系统输入输出系统第九章第九章并行组织并行组织目录计算机组成原理计算机组成原理第5章中央处理器5.15.1CPUCPU的组成和功能的组成和功能5.85.8流水流水CPUCPU5.25.2指令周期指令周期5.95.9RISCCPURISCCPU5.35.3时序产生器和控制方式时序产生器和控制方式5.105.10多媒体多媒体CPUCPU55.4.4微程序控制器微程序控制器5.11CPU5.11CPU性能评价性能评价5.55.5微程序设计技术微程序设计技术5.65.6硬布线控制器硬布线控制器5.75.7传统传统CPUCPU5.1CPU的功能和组成的功能和组成当当代代主主流流计计算算机机所所遵遵循循的的仍仍然然是是冯冯.诺诺依依曼曼的的“存储程序、程序控制存储程序、程序控制”思想思想程程序序告告诉诉计计算算机机：

应应该该逐逐步步执执行行什什么么操操作作；在什么地方找到用来操作的数据，结果存到何处在什么地方找到用来操作的数据，结果存到何处等等中中央央处处理理器器是是控控制制计计算算机机自自动动完完成成取取出出指指令令和和执执行行指指令令任任务务的的部部件件。

它它是是计计算算机机的的核核心心部部件件，通通常简称为常简称为CPU（CentralProcessingUnit）5.1.1CPU的功能的功能指令控制指令控制保证机器按程序规定的顺序取出执行保证机器按程序规定的顺序取出执行操作控制操作控制CPUCPU产产生生每每条条指指令令所所对对应应的的操操作作信信号号，并并把把各各种种操操作作信信号号送送往往相相应应的的部部件件，从从而而控控制制这这些些部部件件按按指指令令的的要求进行动作要求进行动作时间控制时间控制对各种操作的实施时间进行定时对各种操作的实施时间进行定时数据加工数据加工对数据进行算术运算和逻辑运算处理对数据进行算术运算和逻辑运算处理5.1.2CPU5.1.2CPU的基本组成的基本组成控制器控制器完成对整个计算机系统操作的完成对整个计算机系统操作的协调与指挥协调与指挥。

（1）

（1）控控制制机机器器从从内内存存中中取取出出一一条条指指令令，并并指指出出下下一一条指令在内存中的位置；条指令在内存中的位置；

（2）

（2）对对指指令令进进行行译译码码，并并产产生生相相应应的的操操作作控控制制信信号号，送往相应的部件，启动规定的动作；送往相应的部件，启动规定的动作；（3）（3）指指挥挥并并控控制制CPUCPU、内内存存与与输输入入/输输出出（I/OI/O）设设备备之间数据之间数据流动的方向流动的方向运运算算器器是是数数据据加加工工处处理理部部件件，所所进进行行的的全全部部操操作作由由控制器发出的控制信号指挥控制器发出的控制信号指挥

（1）

（1）执行所有的算术运算；执行所有的算术运算；

（2）

（2）执行所有的逻辑运算，并进行逻辑测试执行所有的逻辑运算，并进行逻辑测试算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC存储器存储器I/OCPUALU指令寄存器指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制ccccc缓冲寄存器缓冲寄存器DRCPUCPU的基本模型的基本模型5.1.35.1.3CPUCPU中的主要寄存器中的主要寄存器1.1.数据缓冲寄存器（数据缓冲寄存器（DRDR）暂时存放由内存读出或写入的指令或数据字暂时存放由内存读出或写入的指令或数据字2.2.指令寄存器（指令寄存器（IRIR）保存当前正在执行的一条指令保存当前正在执行的一条指令3.3.程序计数器（程序计数器（PCPC）确定下一条指令的地址确定下一条指令的地址4.4.地址寄存器（地址寄存器（ARAR）保存当前保存当前CPUCPU所访问的内存单元的地址所访问的内存单元的地址5.5.累加寄存器（累加寄存器（ACAC）最常使用的最常使用的一个通用寄存器一个通用寄存器6.6.状态条件寄存器（状态条件寄存器（PSWPSW）保存由算术和逻辑指令的结果建立的各种条件码保存由算术和逻辑指令的结果建立的各种条件码5.1.45.1.4操作控制器与时序产生器操作控制器与时序产生器操操作作控控制制器器在在各各寄寄存存器器之之间间建建立立数数据据通通路路（传送信息的通路）（传送信息的通路）操操作作控控制制器器的的功功能能:

就就是是根根据据指指令令操操作作码码和和时时序序信信号号，产产生生各各种种操操作作控控制制信信号号，以以便便正正确确地地建建立立数数据据通通路路，从从而而完完成成取取指指令令和执行指令的控制和执行指令的控制1.硬布线控制器硬布线控制器2.微程序控制器微程序控制器时时序序产产生生器器产产生生并并发发出出计计算算机机所所需需要要的的时时序控制信号序控制信号5.2指令周期指令周期读取指令读取指令指令地址送入主存地址寄存器指令地址送入主存地址寄存器读主存，读出内容送入指定的寄存器读主存，读出内容送入指定的寄存器分析指令分析指令按指令规定内容执行指令按指令规定内容执行指令不同指令的操作步骤数不同指令的操作步骤数和具体操作内容差异很大和具体操作内容差异很大检查有无中断请求检查有无中断请求若无，则转入下一条指令的执行过程若无，则转入下一条指令的执行过程形形成成下下一一条条指指令令地地址址指令的执行过程指令的执行过程取指令执行指令5.2.15.2.1指令周期的基本概念指令周期的基本概念指指令令周周期期:

CPUCPU从从内内存存取取出出一一条条指指令令并并执执行行完这条指令的时间总和完这条指令的时间总和CPUCPU周周期期:

又又称称机机器器周周期期（总总线线周周期期），CPUCPU访访问问内内存存所所花花的的时时间间较较长长，因因此此用用CPUCPU从从内内存存读读取取一一条条指指令字的所需的最短时间来定义令字的所需的最短时间来定义时时钟钟周周期期:

通通常常称称为为节节拍拍脉脉冲冲或或TT周周期期。

一一个个CPUCPU周期包含若干个时钟周期周期包含若干个时钟周期TT相互关系相互关系：

11个指令周期个指令周期=若干个若干个CPUCPU周期周期11个个CPUCPU周期周期=若干若干TT周期周期取指时间执行指令时间取指时间执行指令时间指令周期指令周期CPUCPU周期周期时钟周期时钟周期020020CLACLA；累加器清；累加器清00021021ADD30ADD30；（ACAC）+（3030）ACAC022022STA40STA40；（；（ACAC）（40）（40）023023NOPNOP；空操作空操作024024JMP21JMP21；2121PCPC030000006030000006;数据数据040040存和数存和数;数据数据55条典型指令构成的简单程序条典型指令构成的简单程序一个一个CPU周期周期一个一个CPU周期周期取指令阶段取指令阶段执行指令阶段执行指令阶段开始开始取指令取指令PC+1对指令对指令译码译码执行指令执行指令取下条指取下条指令令PC+15.2.2CLA指令的指令周期指令的指令周期取出取出CLA指令指令算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC缓冲寄存器缓冲寄存器DRCPUALU指令寄存器指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制cccc+10000202021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC缓冲寄存器缓冲寄存器DRCPUALU指令寄存器指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021000000执行执行CLA指令指令5.2.3ADD指令的指令周期一个CPU周期一个CPU周期取指令阶段取指令阶段执行指令阶段执行指令阶段开始开始取指令取指令PC+1对指令对指令译码译码送操作送操作数地址数地址取下条指取下条指令令PC+1取出操取出操作数作数执行加执行加操作操作一个CPU周期算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟状态反馈取指控制执行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000021ADDADD300000210000220000300000060+6=6000006取出并执行取出并执行ADD指令指令5.2.4STA指令的指令周期指令的指令周期算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC缓冲寄存器缓冲寄存器DRCPUALU指令寄存指令寄存器器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000022STASTA40000022000023000040000006000006000006取出并执行取出并执行STA指令指令5.2.5NOP指令和指令和JMP指令的指令周期指令的指令周期算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC缓冲寄存器缓冲寄存器DRALU指令寄存器指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000024JMP21JMP21000024000021000006000006000025000021取出并执行取出并执行JMP指令指令5.2.7用方框图语言表示指令周期用方框图语言表示指令周期在在进进行行计计算算机机设设计计时时，可可以以采采用用方方框框图图语言来表示一条指令的指令周期。

语言来表示一条指令的指令周期。

方方框框代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。

菱菱形形通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU周期。

【例例11】教材图5.15所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），AR为地址寄存器，DR为数据缓