组成原理课后题补充题整理Word下载.docx

组成原理课后题补充题整理Word下载.docx

《组成原理课后题补充题整理Word下载.docx》由会员分享，可在线阅读，更多相关《组成原理课后题补充题整理Word下载.docx（14页珍藏版）》请在冰豆网上搜索。

代码序列

非零最小正数

2-15

0.0…01

最大正数

1-2-15

0.11…1

绝对值最小负数

-2-15

1.0…01

绝对值最大负数

-（1-2-15）

1.11…1

12、定点小数答案（补码）：

补码非零最小正数

+1

补码最大正数

215-1

补码绝对值最小负数

-1

补码绝对值最大负数

1.0…00

13、定点整数答案（原码）：

0…01

01…1

11…11

10…0

14、浮点整数答案（原码）：

2-32*2-1

231*（1-2-9）

2-32*（-2-1）

231*（-1）

15、

（A27F）16=1010001001111111；

E=-（11000）=-（24）10；

M=-（0.110000001）=-（0.751953125）10；

N=-2-24*（2-1+2-2+2-9）；

16、

37.25=（100101.01）2100101.01=1.0010101×

2101

阶码:

01111111+101=10000100尾数:

0.0010101

浮点数二进制代码:

0,10000100,001010100……0

17、简化地址结构的基本途径是：

减少指令中显地址的数量，使用隐地址；

目的操作数在运算后不再保留，该地址改用来存放运算结果。

18、减少指令中一个地址信息的位数的方法是：

采用寄存器寻址、寄存器间址等以寄存器为基础的寻址方式可以大大减少指令中一个地址信息的位数。

19、A：

1200HB：

A307H、1001HC：

1200H、1002HD：

F03CH

20、I/O设备的编址方法有：

1.外围设备单独编址，为各I/O接口中的有关寄存器分配一种I/O端地址；

2.外围设备与主存储器统一编址，将I/O接口中的有关寄存器与主存储器的各单元统一编址，为它们分配统一的总线地址。

21、I/O指令的设置方法：

1.设置专用的I/O指令（显式I/O指令）；

2.用传送指令实现I/O操作（隐式I/O指令）；

3.通过I/O处理器控制I/O操作。

第二章补充作业

1、论述计算机中采用多种不同寻址方式的目的。

答：

目的是为了缩短指令字长，扩大寻址空间，增加编程灵活性，支持程序重定位等。

2、某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。

假定取指令时，每取一个字节PC自动加1。

若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是多少？

解：

2000H+1+1+06H=2008H

3、思考题：

给定以十进制数表示的范围和精度，如何设计浮点数的格式？

表示范围主要取决于阶码位数，给定十进制表示范围，能表示的最大数如要用二进制表示，则有：

10y=2x

X就是阶码的位数（不含符号位），两边取对数有：

y=xlg2x=y/lg2

将x向上取整，可得出阶码的位数。

表示精度主要取决于尾数位数，同理有：

10-y=2-xy=xlg2x=y/lg2

将x向上取整，可得出尾数的位数（不含符号位）。

第三章CPU子系统

6．简述微程序控制方式的基本思想和工作过程。

1.基本思想：

1）若干微命令编制成一条微指令，控制实现一步操作；

2）若干微指令组成一段微程序，解释执行一条机器指令；

3）微程序事先存放在控制存储器中，执行机器指令时再取出。

2.工作过程：

（1）执行取指微程序取机器指令；

（2）转微程序入口；

（3）逐条取出对应微指令执行；

（4）返回取指微程序。

7．时序系统的作用是什么？

时序信号有哪些？

作用：

控制操作时间和操作时刻，用来产生各级时序信号。

时序系统包括时钟源、机器周期触发器、节拍电位发生器及启停控制电路等，用来产生各级时序信号。

8．微指令的编码方法有哪些?

比较其优缺点。

（1）垂直型微指令：

一条微指令定义并执行一种基本操作。

优点：

微指令短、简单、规整，便于编写微程序。

缺点：

微程序长，执行速度慢；

工作效率低。

（2）水平型微指令：

一条微指令定义并执行几种并行的基本操作。

微程序短，执行速度快。

微指令长，编写微程序较麻烦。

9．微指令的分段直接编译法的分段原则是什么?

微命令分组原则：

同类操作中互斥的微命令分在同一字段,相容的微命令分在不同字段。

10.RISC计算机普遍采用哪种控制器？

组合逻辑控制器。

//10．CPU设计主要包括哪几步?

比较微程序控制器和组合逻辑控制器设计的不同。

//答：

1、拟定指令系统；

2.确定总体结构；

3.安排时序；

4.拟定指令流程和微命令序列；

//5.形成控制逻辑。

11、C语言程序在32位机器上运行。

程序中定义了三个变量xyz，其中x和z是int型，y为short型。

当x=127，y=-9时，执行赋值语句z=x+y后，xyz的值分别是多少（十六进制表示）？

X、Y、Z在机器里是补码表示，

X：

1271111111，00…01…1，0000003FH（32位）

Y：

-9-1001，11…10111，0FFF7H（16位）

Z：

1181110110，00…01110110，00000076H

12、设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。

若有两个数X=27×

29/32，Y=25×

5/8，则用浮点加法计算X+Y的最终结果是多少？

X=27×

5/8，

2111×

0.1110100111,00.11101

2101×

0.10100101,00.10100

对阶：

2111×

0.00101

尾数加：

01.00010

规格化：

00.10001，阶码加1：

01000，阶码溢出，运算溢出。

13、微指令采用分段直接编译法，33个微命令分成5组，每组包含的微命令分别是7、3、12、5、6个，控制字段需几位？

3+2+4+3+3=15位

14、

答案：

16条指令，8个寄存器，8种寻址方式，16位。

第四章存储子系统

练习题2、3、5、6、7、27。

书P.233

其中2、3、5题为存储器逻辑设计题必考自己看书

其中5题第一问答案：

需EPROM2片；

需RAM6片。

6、SRAM和DRAM分别依靠什么原理存储信息？

需要刷新吗？

SRAM：

利用双稳态触发器存储信息；

不需要刷新。

DRAM：

利用电容上的电荷状态存储信息；

需要刷新。

7、

1M=1KKB=210*210*8位则共1024行，所以要刷新1024次。

27、题目见书234页

直接映像：

按主存组号（标记）确定后，组内页号（主存页号MODCache的余数）拼接页内地址形成Cache的地址。

全相联映像：

按主存页号（标记）确定后，标记所在Cache页号拼接页内地址形成Cache的地址。

.

.组相联映像：

按主存组号（标记：

主存页号除以Cache组数的商，标记在Cache的组号由主存页号MODCache组数的余数决定）确定后，标记所在Cache页号拼接页内地址形成Cache的地址。

第二种组相联映像：

主存按Cache页数分区，再按Cache每组页数分组，主存组号是几，该组内任一页可以装入第几组的任一页。

如果按Cache每组页数分组，主存页号除以Cache组数的商为组号，组号MODCache组数，余数为装入Cache的组号，该组内任一页可以装入该组的任一页。

标记：

区号拼接组内页号。

第四章补充作业：

1.论述计算机存储系统组成采用层次结构的目的和方法，Cache、主存和外存各担负什么作用？

他们之间有何关系？

目的：

容量、速度和价格……

方法：

容量小、速度快的靠近CPU，……

Cache存放立刻要用到得程序和数据……

关系：

副本、后援

2．SRAM和DRAM的主要不同是什么？

利用双稳态触发器存储信息，速度快，非破坏性读出，电源正常信息不会丢失；

利用电容上的电荷状态存储信息，速度慢，破坏性读出，电源正常信息也会丢失；

3.RAM和ROM的主要不同点是什么?

RAM：

可按地址访问存储器中的任一单元，访问时间与单元地址无关；

可读可写断电信息丢失。

ROM：

RAM的特例,用于存放固定不变的信息；

可读不可写断电信息不丢失。

4.DRAM为什么要刷新?

有哪几种方法?

原因：

动态存储器依靠电容电荷存储信息，平时无电源供电，由于电容存在漏电流,时间一长电容电荷会泄放，导致信息丢失,需定期向电容补充电荷，以保持信息不变。

刷新方法：

按行读，刷新一行所用的时间为一个存取；

周期刷新周期的安排方式有1、集中刷新2、分散刷新3、异步刷新。

5、用若干个2Kx4位芯片组成一个8Kx8为存储器，则0B1FH所在芯片的最小地址是多少？

注：

计算过程看作业

6、什么是组相联映象？

如采用组相联映象，Cache分8组，每组4页，每页0.5KB，主存2MB。

计算主存的第2000号单元可映象到Cache的哪一页？

页标记是多少?

（组和页的编号都从0开始）。

2000除以512向下取整，商3，2000号单元在主存的第3页，3MOD8等于3，装入Cache第3组的任一页,即12,13,14,15,中的任一页,第3页是主存的第0组（整数商0），标记为:

000000000（21-9-3=9位）

如果是第36页，36/8=4余4装入Cache第四组的任一页。

即16,17,18,19,中的任一页,标记为:

000000100

7、虚存空间16MB，主存空间1MB，页面大小4KB，Cache采用直接映像，分8块，大小为32B。

虚地址几位？

哪几位是页号？

主存地址几位？

Cache块内地址几位？

主存块标志几位？

Cache块号几位？

虚存：

24位，高12位；

主存：

20位，高8位。

Ccahe:

块内：

5位，8块，块号：

3位，标志：

20-5-3=12位

8、下列有关RAM和ROM得叙述中正确的是：

（1）、

（2）

（1）RAM是易失性存储器，ROM是非易失性存储器。

（2）RAM和ROM都是采用随机存取方式进行信息访问。

（3）RAM和ROM都可用做Cache。

（4）RAM和ROM都需要进行刷新。

9、下列组合情况，一次访存过程中，不可能发生的是：

（4）

（1）TLB未命中，Cache未命中，Page未命中

（2）TLB未命中，Cache命中，Page命中

（3）TLB命中，Cache未命中，Page命中

（4）TLB命中，Cache命中，Page未命中

10、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是多少？

95%

第5章输入/输出系统

练习题2、6、7、19

2、比较并说明下述几种I/O控制方式的优缺点及其应用场合。

（1）直接程序控制方式

（2）程序中断方式（3）DMA方式

（1）直接程序传送方式用于系统调试或对速度要求不高的系统。

这种方式CPU通过执行I/O指令控制外设工作,查询外设状态并和外设交换数据,缺点：

由于CPU和外设串行工作,系统效率低优点：

接口结构简单,实现容易。

（2）程序中断方式用于处理中低速的I/O操作和随机事件；

处理能力强，可处理复杂的随机事态，缺点：

切换程序时花费时间使中断方式难以适应高速数据传送。

（3）DMA方式可用于高速外设大批量数据传输,也可用于大批量数据采集系统和DRAM的刷新；

与查询方式相比,可以随机响应外设请求,不必查询,与程序中断相比,不必切换程序,由硬件直接完成传输；

不能处理复杂事态。

6．比较程序中断和子程序调用的不同。

（）内为辅助记忆内容

程序中断和子程序的区别:

（1）进入的时刻不同（进入中断程序是随机的,而进入子程序是可以预知的;

）

（2）和被打断的程序关系不同（主程序和子程序是主从关系,被中断的程序和中断服务程序可能没有任何关系；

（3）进入方式不同（子程序通过执行CALL指令进入,中断服务程序通过执行中断隐指令进入；

（4）程序中断比子程序调用更复杂。

（程序中断和子程序相同的地方是都要进行程序切换,都可以嵌套,都使用堆栈保护返回地址。

7.什么是向量中断方式和非向量中断方式？

各有什么优缺点？

（1）非向量中断：

将服务程序入口组织在查询程序中；

CPU响应时执行查询程序，查询中断源，转入相应服务程序。

（2）向量中断：

将服务程序入口组织在中断向量表中；

CPU响应时由硬件直接产生相应向量地址，按地址查表，取得服务程序入口，转入相应服务程序。

优缺点自己翻书=。

=

19.DMA初始化完成的任务。

（1）向设备送出I/O接口的寻址信息;

（2）向DMA控制器送出控制字;

（3）向DMA控制器送出主存缓冲区首地址;

（4）向DMA控制器送出交换量。

第五章补充作业

1．比较程序中断方式和DMA方式的不同。

相同点：

都能响应随机请求；

可实现主机和外设并行操作。

不同点：

（1）DMA不占用CPU，不需要保护断点和现场,也不需要恢复；

中断占用CPU，需要保护断点和现场,也需要恢复；

（2）CPU在机器周期末响应DMA请求,CPU在指令周期末响应中断请求；

（3）DMA用硬件实现高速、简单I/O传送,中断用程序实现中、低速I/O传送;

（4）DMA不能处理复杂事态,中断可以；

（5）处理DMA请求要进行总线权切换,处理中断请求要进行程序切换。

2．列出各种总线的英文缩写。

ISA总线:

工业标准总线,

VESA总线：

局部总线

EISA总线:

扩展的工业标准总线

PCI总线:

外设互连总线,

PCI-E总线（快速）

AGP总线：

加速图形处理总线

PS/2总线:

微通道总线

USB:

串行通用总线

3.简述中断优先排队的原则、原因和方法。

原因:

一是有可能多个中断源同时请求,二是当前运行的程序和中断请求相比哪一个重要。

原则:

按轻、重、缓、急进行排队

方法:

有软件排队和硬件排队两大类,硬件又有串行排队和并行排队电路。

软件排队:

简单,容易实现,优先级的改变灵活,但速度慢;

硬件排队:

复杂,实现难,优先级的改变不灵活,但速度快。

4．简述DMA方式传输数据的工作原理。

1.CPU做准备工作2.硬件控制传输3.中断结束传输

单字传送：

每次DMA请求被批准后，CPU让出一个总线周期的总线控制权，以DMA方式传送一个字，也叫周期挪用，周期插入

成组传送：

每次DMA请求被批准后,DMA控制器可连续占用若干个总线周期的总线控制权,以DMA方式传送一批数据，也叫停止CPU方式

5.计算机中哪些是内部中断？

哪些是外部中断？

来自主机内部的各种软件故障、硬件故障等。

来自主机外部的各种中断。

6.写出单级中断系统中，中断服务程序要做的工作。

自己找去

7.中断隐指令完成哪些操作？

关中断、保存断点、形成中断服务程序入口。

第六章输入／输出设备及I／O接口

练习题2

（1）、5、7。

2

（1）磁盘的工作速度是由什么因素决定的？

（仅供参考）

磁盘转速、磁头移动速度、数据传输率、磁盘CACHE……

//2（6）图形显示器应设置哪几级同步计数器？

//答：

1）点计数器（对一个字符的一行点计数）2）字符计数器（对一帧的字符列计数）

//3）线计数器（对一行字符的扫描线计数）4）行计数器（对一帧的字符行计数）

5.书P.357

8100+I600+L

7.将图形分辨率从800*600提高到1024*1024，适配卡上应采取的措施。

增加显存容量。

第6章补充作业：

1．某计算机硬盘转速为7200转／分，信息区内直径5厘米，外直径25厘米，道密度100／厘米，磁头移动速度100道/ms，内磁道位密度1000位／毫米，记录面有10个;

（1）计算平均存取时间；

（2）计算总容量；

（3）计算数据传输率；

（4）通过什么方法可以提高磁盘存储器的性能？

（5）如有4台驱动器，每道100个扇区，请设计一种磁盘地址方案。

每秒转速：

7200/60=120转

每面道数：

（25-5）/2×

100=1000道

每道容量：

1000×

5×

10×

3.14=1.57×

105位

（1）平均寻址时间：

=（1000/2）/100+1000/（120×

2）

=5ms+4.17ms=9.17ms

（2）总容量：

1.57×

105位×

10=1.57×

109位

（3）1.57×

120=1.884×

107位/秒

（4）提高转速和磁头移动速度、提高记录密度、增加磁盘CACHE容量……

（5）驱动器号：

2位，柱面号：

10位，磁头号：

4位，扇区号：

7位，（考虑字节的整倍数，驱动器号加一位）。

2.简述显示器、打印机的性能指标。

（选择性记忆）

显示器：

分辨率、颜色种类（灰度等级）、点距、显示尺寸、刷新频率（帧频）、缓存容量、体积，重量，功耗，幅射性，可靠性，成本。

对LCD还有亮度，对比度，响应时间，可视角度等性能指标。

打印机：

分辨率、打印速度、打印幅面、接口方式、缓冲区的大小。

3.假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85HZ，现实总带宽的50%用来刷新屏幕，则需要的显存总带宽至少是多少？

1600×

1200×

24×

85/0.5=5.9×

109位/秒