DSPBuilder在数字信号处理中的应用图文精Word文档下载推荐.docx
《DSPBuilder在数字信号处理中的应用图文精Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《DSPBuilder在数字信号处理中的应用图文精Word文档下载推荐.docx（7页珍藏版）》请在冰豆网上搜索。
72 文献标志码:
A 文章编号:
1009—5128（200802—0062—04
收稿日期:
2007—03—05
基金项目:
渭南师范学院科研基金资助项目（07YKF013
作者简介:
李云飞（1974—,男,甘肃镇原人,渭南师范学院计算机科学系讲师.
数字信号处理（DSP技术目前广泛应用于电子信息和通信等领域.EDA技术与FPGA相结合的DSP技术,是现代电子技术发展的产物,它有效地克服了采用DSP处理器遇到的诸多技术瓶颈,在许多方面显示了突出的优势,如高速与实时性,高可靠性,自主知识产权化,系统的重配置与硬件可重构性,单片DSP系统的可实现性以及开发技术的标准化和高效率等.在诸如实时图像处理、3G移动通信基站、实时工控系统、卫星导航设备等许多领域中,基于FPGA的DSP解决方案有着无可比拟的优势.DSPBuilder是Altera公司推出的一个数字信号处理（DSP开发工具.它提供了QuartusII软件和MATLAB/Simulink工具之间的接口,通过DSPBuilder、SOPCBuilder和QuartusII软件构筑的一套从系统算法分析到FPGA芯片实现的完整设计平台,使得基于FPGA的DSP系统设计变得比以往更快、更容易,从而提高了设计效率.
图1 采用DSPBuilder的DSP设计流程图
1 设计流程
（1采用DSPBuilder的DSP
设计流程.
在过去很长一段时间,DSP处
理器是DSP应用系统核心器件的
唯一选择.但其硬件结构的不可改
变性导致了其总线的不可改变性,
而固定的数据总线宽度已成为
DSP处理器一个难以突破的瓶颈.
现代大容量、高速FPGA的出现,
克服了DSP处理器的不足.由于
FPGA有着规整的内部逻辑块阵列
和丰富的连线资源,这些器件内部
一般都内嵌有可配置的高速
RAM、PLL、LVDS、LVTTL以及乘法
累加器等,有些器件甚至内嵌专用
DSP块,所以特别适合细粒度和高
并行度结构特点的数字信号处理
任务.而且其灵活的可配置特性,2008年3月第23卷第2期 渭南师范学院学报JournalofWeinanTeachersUniversity March2008Vol.23 No.2
使得FPGA构成的DSP系统非常易于修改、易于测试及硬件升级.
图2 DSPBuilder设计流程
传统的基于FPGA的DSP设计通常先要
通过Matlab做系统级的算法仿真,建立算法模
型（通常使用C/C++语言或M语言.然后再
将系统级的算法模型通过VHDL/Verilog语言
重新描述以便进行综合、布局布线以及寄存器
传输级（RTL的仿真.通常这一步是最费时的,
需要设计人员具有非常丰富的FPGA设计经
验.最后将设计得到的POF文件下载到器件中
验证,以实现最终设计.采用这种设计流程开发
人员必须一步一步地从系统级算法设计直到最
终器件配置,设计周期长、开发难度大,行软硬件协同设计.
采用A程.,
并且为DSP系统的软硬件分离提供了可能.设
计人员可以使用DSPBuilder和QuartusII软件
单独进行硬件设计.使用DSPBuilder工具,设
计者可以直接将Matlab中的算法设计转为寄
存器传输级设计,并且在Simulink中自动生成
RTL测试文件.这些文件是已经被优化的预验证RTL输出文件,可以直接用于QuartusII软件
进行时序仿真比较.图1给出了AlteraDSP设计的总体框图.
由图1可以看出这种DSP设计流程完全基于EDA特有的自顶向下的设计流程和高速的并行算法结构.设计人员可以从与硬件无关的系统开始,在硬件设计的同时进行软件设计,实现软硬件协同设计.DSPBuilder作为连接系统算法模型与实际硬件实现之间的桥梁,使得复杂的算法模型可以迅速地在硬件上得以验证,这是一个相互联系的过程.设计人员可以使用DSPBuilder中的块来为Simulink中的系统模型创建一个硬件,这些块覆盖了最基本的操作,例如运算和存储功能,设计人员还可以使用Altera的IP核来验证自己的设计.将事先设定好的嵌入式逻辑分析仪SignalTap和DSP硬件系统文件一同适配并下载到FPGA中,然后可以在Matlab的Simulink窗口观测到通过JTAG口,来自SignalTap测得的芯片中DSP硬件模块的实时工作波形,实现硬件仿真和调试的目的.如有必要还可以将DSP硬件模块通过SOPC接口,编辑成NiosII嵌入式系统处理器的用户指令,从而成为NiosII系统的一个接口设备,与整个片内嵌入式系统融为一体
.
图3 DSPBuilder中设计的滤波器模型
（2DSPBuilder设计流程.
・36・2008年第2期 李云飞,等:
DSPBuilder在数字信号处理中的应用
DSPBuilder是一个架构在多个软件之上的可把算法仿真建模与RTL级两个设计领域连接起来的系统级设计工具.DSPBuilder以Simulink中的Blockset形式在Simulink中进行图形化设计和仿真.通过Sig2nalCompiler把Simulink的设计文件转成相应的硬件描述语言VHDL设计文件,以及tcl脚本.由于在FPGA上设计DSP模块的复杂性,涉及的软件不仅仅是Simulink和QuartusII.DSPBuilder针对不同情况提供了图4 FIR滤波其仿真结果
自动和手动两种设计流程.DSPBuilder设计流程
如图2所示.
如果采用自动流程时,几乎可以忽略硬件的
具体实现过程,选择让DSPBuilder自动调用Qu2
artusII等EDA软件,完成综合（Synthesis、网表
（ATOMNetlist生成和QuartusII适配,直至在
Matlab中完成FPGA的配置下载过程.
如果采用手动流程,设计输入外,的EVHDL.Quar2
tusII,也可以使用第三方工具如
SynplifyPro或LeonardoSpectrum.在综合时,可能
需要对综合器进行配置或者提供综合的约束条
件,由于这个过程十分繁琐,所以DSPBuilder的
SignalCompiler提供了相应的接口,针对设计自动
生成一个tcl脚本文件与综合器相接.综合器会综
合出一个网表供下一流程使用,主要是EDIF网表文件或VQM,它们是一种参数可配置的,并含有具体器件系列硬件特征（如逻辑宏单元LCs、I/O单元、乘积嵌入式系统块ESB的网表文件.QuartusII可以利用这些ATOM网表针对选定的具体器件进行配置,包括布局布线、结构优化等操作,最后产生时序仿真文件和FPGA目标器件的编程与配置文件.设计者可以在QuartusII中完成对Pin的锁定,更改一些约束条件
图5 通过DSPBuilder生成VHDL代码
・46・ 渭南师范学院学报 第23卷
（3设计举例.
使用DSPBuilder可以方便地在图形化环境中设计FIR滤波器,而且滤波器系数可以借助于Matlab中的滤波器设计工具完成.例如设计一个3阶直接I型FIR滤波器的模型如图3所示.h（n=（h（0x（n+h（1x（n-1+h（2x（n-2+h（3x（n-3其中,h（0=h（3=63,h（1=h（2=127.
由于FIR滤波器的系数h（n已给定,在DSPBuilder中可以使用增益模块实现h（k3x（n-k的运算,用Delay模块来实现输入信号序列x（n的延时.其中Chirp模块为一个线性调频信号发生模块,产生0.1Hz到10Hz的线性调频信号.其仿真结果如图4所示.
从仿真波形可以看出一个线性调频信号通过3阶FIR滤波器后,幅度发生变化,频率越高,幅度衰减越多.如果仿真通过,则可以通过如图5所示的DSPBuilder中的工具将模型自动生成代码供Quar2tus综合下载到FPGA中,完成设计.
2 结论
DSPBuilder.利用Matlab/DSPBuilder进行DSP模块设计是S,Builder设计流程的DSP功能模块可以成为单片FPGA电,.如果使用Stratix和StratixII系列FPGA作为开发平台,加上各种IP核进行设计则可以充分发挥DSPBuilder的优势.可以预见DSPBuilder将在数字信号处理中取得广泛的应用.
参考文献:
[1]任爱峰,初秀琴,常存,等.基于FPGA的嵌入式系统设计[M].西安:
西安电子科技大学出版社,2004.
[2]潘松,黄继业,曾毓.SOPC技术实用教程[M].北京:
清华大学出版社,2004.
[3]黄智伟.FPGA系统设计与实践[M].北京:
电子工业出版社,2005.
[4]楮振勇,齐亮,田红心.FPGA设计及应用（第2版[M].西安:
西安电子科技大学出版社,2006.
[5]王毅平,张振荣.VHDL编程与仿真[M].北京:
人民邮电出版社,2000.
[责任编辑 牛怀岗]
ApplicationofDSPBuilderinDigitalSignalProcessing
LIYun2fei,TONGXiao2rong
（DepartmentofComputerEngineering,WeinanTeachersUniveristy,Weinan714000,China
Abstract:
Thedigitalsignalprocessing（DSPtechnologyhasrapidlydevelopedatpresentandithaswidelyusedinelectronic,communicationandairspace.DSPdesignersusuallyadopteDSPprocessororhardwaredescribelanguage（HDLatFPGAintheirdesignseveralyearsago.ThepaperbrieflyintroducesDSPBuilderthatisaDSPdeveloptool,whichcanallowdesignerscompletingalgorithmdesigninMatlabandsystemintegrationinSimulink,finallymakingHDLfileusedinQuartusIIbySignalCompilerblock.DSPdesignerscanusetheHDLfiletoaccomplishtheirdesignthroughsynthesissimulationanddownloadinFPGA.ThedesignflowisfasterandsimplercomparedwithdesignbasedonHDL.
Keywords:
signalprocessing;
simulation;
DSP;
FPGA;
VHDL;
SOPC・56・2008年第2期 李云飞,等:
升级会员 